ZHCS864Q April   2009  – January 2024 TMS320F28030 , TMS320F28030-Q1 , TMS320F28031 , TMS320F28031-Q1 , TMS320F28032 , TMS320F28032-Q1 , TMS320F28033 , TMS320F28033-Q1 , TMS320F28034 , TMS320F28034-Q1 , TMS320F28035 , TMS320F28035-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
    1. 3.1 功能方框图
  5. 4 器件比较
    1. 4.1 相关产品
  6. 5 引脚配置和功能
    1. 5.1 引脚图
    2. 5.2 信号说明
  7. 6 规格
    1. 6.1  绝对最大额定值
    2. 6.2  ESD 等级 - 汽车
    3. 6.3  ESD 等级 - 商用
    4. 6.4  建议工作条件
    5. 6.5  功耗摘要
      1. 6.5.1 TMS320F2803x 在 60MHz SYSCLKOUT 下的电流消耗
      2. 6.5.2 减少电流消耗
      3. 6.5.3 流耗图（VREG 启用）
    6. 6.6  电气特性
    7. 6.7  热阻特性
      1. 6.7.1 PN 封装
      2. 6.7.2 PAG 封装
      3. 6.7.3 RSH 封装
    8. 6.8  散热设计注意事项
    9. 6.9  无信号缓冲情况下 MCU 与 JTAG 调试探针的连接
    10. 6.10 参数信息
      1. 6.10.1 时序参数符号
      2. 6.10.2 定时参数的通用注释
    11. 6.11 测试负载电路
    12. 6.12 电源时序
      1. 6.12.1 复位 (XRS) 时序要求
      2. 6.12.2 复位 (XRS) 开关特征
    13. 6.13 时钟规范
      1. 6.13.1 器件时钟表
        1. 6.13.1.1 2803x时钟表和命名规则（60MHz 器件）
        2. 6.13.1.2 器件计时要求/特性
        3. 6.13.1.3 内部零引脚振荡器 (INTOSC1/INTOSC2) 特性
      2. 6.13.2 时钟要求和特性
        1. 6.13.2.1 XCLKIN 定时要求 - PLL 已启用
        2. 6.13.2.2 XCLKIN 时序要求 - PLL 已禁用
        3. 6.13.2.3 XCLKOUT 开关特性（旁路或启用 PLL）
    14. 6.14 闪存定时
      1. 6.14.1 T 温度材料的闪存/OTP 耐久性
      2. 6.14.2 S 温度材料的闪存/OTP 耐久性
      3. 6.14.3 Q 温度材料的闪存/OTP 耐久性
      4. 6.14.4 60MHz SYSCLKOUT 下的闪存参数
      5. 6.14.5 闪存 / OTP 访问时序
      6. 6.14.6 闪存数据保持持续时间
  8. 7 详细说明
    1. 7.1 概述
      1. 7.1.1  CPU
      2. 7.1.2  控制律加速器 (CLA)
      3. 7.1.3  内存总线（哈弗总线架构）
      4. 7.1.4  外设总线
      5. 7.1.5  实时 JTAG 和分析
      6. 7.1.6  闪存
      7. 7.1.7  M0，M1 SARAM
      8. 7.1.8  L0 SARAM，和 L1，L2，和 L3 DPSARAM
      9. 7.1.9  引导 ROM
        1. 7.1.9.1 仿真引导
        2. 7.1.9.2 GetMode
        3. 7.1.9.3 引导加载器使用的外设引脚
      10. 7.1.10 安全
      11. 7.1.11 外设中断扩展 (PIE) 块
      12. 7.1.12 外部中断 (XINT1-XINT3)
      13. 7.1.13 内部零引脚振荡器、振荡器和 PLL
      14. 7.1.14 看门狗
      15. 7.1.15 外设时钟
      16. 7.1.16 低功耗模式
      17. 7.1.17 外设帧 0，1，2，3 (PFn)
      18. 7.1.18 通用输入/输出 (GPIO) 复用器
      19. 7.1.19 32 位 CPU 计时器 (0，1，2)
      20. 7.1.20 控制外设
      21. 7.1.21 串行端口外设
    2. 7.2 内存映射
    3. 7.3 寄存器映射
    4. 7.4 器件仿真寄存器
    5. 7.5 VREG/BOR/POR
      1. 7.5.1 片载电压稳压器 (VREG)
        1. 7.5.1.1 使用片上 VREG
        2. 7.5.1.2 禁用片载 VREG
      2. 7.5.2 片上加电复位 (POR) 和欠压复位 (BOR) 电路
    6. 7.6 系统控制
      1. 7.6.1 内部零引脚振荡器
      2. 7.6.2 晶体振荡器选项
      3. 7.6.3 基于 PLL 的时钟模块
      4. 7.6.4 输入时钟的损耗（NMI 看门狗功能）
      5. 7.6.5 CPU 看门狗模块
    7. 7.7 低功耗模式块
    8. 7.8 中断
      1. 7.8.1 外部中断
        1. 7.8.1.1 外部中断电子数据/定时
          1. 7.8.1.1.1 外部中断时序要求
          2. 7.8.1.1.2 外部中断开关特性
    9. 7.9 外设
      1. 7.9.1  控制律加速器 (CLA) 概述
      2. 7.9.2  模拟模块
        1. 7.9.2.1 模数转换器 (ADC)
          1. 7.9.2.1.1 特性
          2. 7.9.2.1.2 ADC 转换开始电子数据/定时
            1. 7.9.2.1.2.1 外部 ADC 转换启动开关特性
          3. 7.9.2.1.3 片载模数转换器 (ADC) 电子数据/定时
            1. 7.9.2.1.3.1 ADC 电气特性
            2. 7.9.2.1.3.2 ADC 电源模式
            3. 7.9.2.1.3.3 内部温度传感器
              1. 7.9.2.1.3.3.1 温度传感器系数
            4. 7.9.2.1.3.4 ADC 加电控制位时序
              1. 7.9.2.1.3.4.1 ADC 加电延迟
            5. 7.9.2.1.3.5 ADC 顺序模式时序和同步模式时序
        2. 7.9.2.2 ADC 多路复用器
        3. 7.9.2.3 比较器块
          1. 7.9.2.3.1 片载比较器 / DAC 电子数据/定时
            1. 7.9.2.3.1.1 比较器/DAC 的电气特性
      3. 7.9.3  详细说明
      4. 7.9.4  串行外设接口 (SPI) 模块
        1. 7.9.4.1 SPI 主模式电气数据/时序
          1. 7.9.4.1.1 SPI 主模式外部时序（时钟相位 = 0）
          2. 7.9.4.1.2 SPI 主模式外部时序（时钟相位 = 1）
        2. 7.9.4.2 SPI 从模式电气数据/时序
          1. 7.9.4.2.1 SPI 从模式外部时序（时钟相位 = 0）
          2. 7.9.4.2.2 SPI 从模式外部时序（时钟相位 = 1）
      5. 7.9.5  串行通信接口 (SCI) 模块
      6. 7.9.6  本地互连网络 (LIN)
      7. 7.9.7  增强型控制器局域网 (eCAN) 模块
      8. 7.9.8  内部集成电路 (I2C)
        1. 7.9.8.1 I2C 电气数据/时序
          1. 7.9.8.1.1 I2C 时序要求
          2. 7.9.8.1.2 I2C 开关特征
      9. 7.9.9  增强型 PWM 模块 (ePWM1/2/3/4/5/6/7)
        1. 7.9.9.1 ePWM 电气数据/时序
          1. 7.9.9.1.1 ePWM 时序要求
          2. 7.9.9.1.2 ePWM 开关特性
        2. 7.9.9.2 跳闸区输入时序
          1. 7.9.9.2.1 跳闸区域输入时序要求
      10. 7.9.10 高分辨率 PWM (HRPWM)
        1. 7.9.10.1 HRPWM 电气数据/时序
          1. 7.9.10.1.1 高分辨率 PWM 特性
      11. 7.9.11 增强型捕捉模块 (eCAP1)
        1. 7.9.11.1 eCAP 电气数据/时序
          1. 7.9.11.1.1 增强型捕捉 (eCAP) 时序要求
          2. 7.9.11.1.2 eCAP 开关特性
      12. 7.9.12 高分辨率捕捉 (HRCAP) 模块
        1. 7.9.12.1 HRCAP 电气数据/时序
          1. 7.9.12.1.1 高分辨率捕捉 (HRCAP) 时序要求
      13. 7.9.13 增强型正交编码器脉冲 (eQEP)
        1. 7.9.13.1 eQEP 电气数据/时序
          1. 7.9.13.1.1 增强型正交编码器脉冲 (eQEP) 时序要求
          2. 7.9.13.1.2 eQEP 开关特性
      14. 7.9.14 JTAG 端口
      15. 7.9.15 通用输入/输出 (GPIO) 多路复用器
        1. 7.9.15.1 GPIO 电气数据/时序
          1. 7.9.15.1.1 GPIO - 输出时序
            1. 7.9.15.1.1.1 通用输出开关特征
          2. 7.9.15.1.2 GPIO - 输入时序
            1. 7.9.15.1.2.1 通用输入时序要求
          3. 7.9.15.1.3 输入信号的采样窗口宽度
          4. 7.9.15.1.4 低功耗唤醒时序
            1. 7.9.15.1.4.1 空闲模式时序要求
            2. 7.9.15.1.4.2 空闲模式开关特性
            3. 7.9.15.1.4.3 待机模式时序要求
            4. 7.9.15.1.4.4 待机模式开关特征
            5. 7.9.15.1.4.5 停机模式时序要求
            6. 7.9.15.1.4.6 停机模式开关特征
  9. 8 应用、实施和布局
    1. 8.1 TI 参考设计
  10. 9 器件和文档支持
    1. 9.1 器件和开发支持工具命名规则
    2. 9.2 工具与软件
    3. 9.3 文档支持
    4. 9.4 支持资源
    5. 9.5 商标
    6. 9.6 静电放电警告
    7. 9.7 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息
    1. 11.1 封装信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

7.2 内存映射

从图 7-1到图 7-4，以下规则适用：

  • 内存块不可扩展。
  • 外设帧 0，外设帧 1，外设帧 2，和外设帧 3 内存映射只限于数据内存。一个用户程序不能访问这些处于程序空间内的内存映射。
  • 受保护意味着“写后读”操作的顺序被保存，而不是流水线顺序。
  • 特定内存区域受 EALLOW 保护以防止配置之后的假写入。
  • 位置 0x3D7C80 至 0x3D7CC0 包含内部振荡器和 ADC 校准例程。这些位置不可由用户设计。

GUID-5691B36A-1E60-4B96-8A06-C2B184CB6979-low.gif
A. CLA 专用寄存器和 RAM 只适用于 28035 器件。
B. 内存位置 0x3D7E80 至 0x3D7EAF 保留在 TMX 器件内。
图 7-1 28034/28035 内存映射
GUID-20210520-CA0I-BVKP-HTWX-NRM66XSHMMVC-low.gif
A. CLA 专用寄存器和 RAM 只适用于 28033 器件。
B. 内存位置 0x3D7E80 至 0x3D7EAF 保留在 TMX 器件内。
图 7-2 28032/28033 内存映射
GUID-42877F8D-EF35-4092-82B4-FC3237C4EBBF-low.gif
A. 内存位置 0x3D7E80 至 0x3D7EAF 保留在 TMX 器件内。
图 7-3 28031 内存映射
GUID-F5345224-3352-4B95-B103-5594EF449A8B-low.gif
A. 内存位置 0x3D7E80 至 0x3D7EAF 保留在 TMX 器件内。
图 7-4 28030 内存映射
表 7-3 F28034/28035 中闪存扇区的地址
地址范围 程序和数据空间
0x3F 8000 至 0x3F 9FFF 扇区 H (8K x 16)
0x3E A000 至 0x3E BFFF 扇区 G (8K x 16)
0x3E C000 至 0x3E DFFF 扇区 F (8K x 16)
0x3E E000 至 0x3E FFFF 扇区 E (8K x 16)
0x3F 0000 至 0x3F 1FFF 扇区 D (8K x 16)
0x3F 2000 至 0x3F 3FFF 扇区 C (8K x 16)
0x3F 4000 至 0x3F 5FFF 扇区 B (8K x 16)
0x3F 6000 至 0x3F 7F7F 扇区 A (8K x 16)
0x3F 7F80 至 0x3F 7FF5 当使用
代码安全模块时，编程至 0x0000
0x3F 7FF6 至 0x3F 7FF7 引导至闪存入口点
（编程分支指令所在位置）
0x3F 7FF8 至 0x3F 7FFF 安全密码（128 位）
（不要编程为全零）
表 7-4 F28031/28032/28033 中闪存扇区的地址
地址范围程序和数据空间
0x3F 0000 至 0x3F 0FFF扇区 H (4K x 16)
0x3F 1000 至 0x3F 1FFF扇区 G (4K x 16)
0x3F 2000 至 0x3F 2FFF扇区 F (4K x 16)
0x3F 3000 至 0x3F 3FFF扇区 E (4K x 16)
0x3F 4000 至 0x3F 4FFF扇区 D (4K x 16)
0x3F 5000 至 0x3F 5FFF扇区 C (4K x 16)
0x3F 6000 至 0x3F 6FFF扇区 B (4K x 16)
0x3F 7000 至 0x3F 7F7F扇区 A (4K x 16)
0x3F 7F80 至 0x3F 7FF5当使用
代码安全模块时，编程至 0x0000
0x3F 7FF6 至 0x3F 7FF7引导至闪存入口点
（编程分支指令所在位置）
0x3F 7FF8 至 0x3F 7FFF安全密码（128 位）
（不要编程为全零）
表 7-5 F28030 中闪存扇区的地址
地址范围程序和数据空间
0x3F 4000 至 0x3F 4FFF扇区 D (4K x 16)
0x3F 5000 至 0x3F 5FFF扇区 C (4K x 16)
0x3F 6000 至 0x3F 6FFF扇区 B (4K x 16)
0x3F 7000 至 0x3F 7F7F扇区 A (4K x 16)
0x3F 7F80 至 0x3F 7FF5当使用
代码安全模块时，编程至 0x0000
0x3F 7FF6 至 0x3F 7FF7引导至闪存入口点
（编程分支指令所在位置）
0x3F 7FF8 至 0x3F 7FFF安全密码（128 位）
（不要编程为全零）
注：
  • 对代码安全密码进行编程时，0x3F 7F80 至 0x3F 7FF5 之间的所有地址无法用作程序代码或数据。这些位置必须编程为 0x0000。
  • 如果未使用代码安全特性，地址 0x3F 7F80 至 0x3F 7FEF 可用于代码或数据。地址 0x3F 7FF0 至 0x3F 7FF5 为数据而保留，不应包含程序代码。

表 7-6显示如何处理这些内存地址。

表 7-6 使用安全代码模块的影响
地址 闪存
代码安全启用 代码安全禁用
0x3F 7F80 至 0x3F 7FEF 用 0x0000 填充 应用代码和数据
0x3F 7FF0 至 0x3F 7FF5 只为数据而保留。

外设帧 1，外设帧 2，以及外设帧 3 被编成一组以使这些块成为受保护的写入/读取外设块。受保护模式确保所有到这些块的访问如文档中所描述的一样。由于此流水线，在对不同内存位置读取之前的写入操作将在 CPU 内存总线上以相反的顺序出现。这会导致特定外设应用中的问题，在此类应用中，用户认为写入会首先发生（如文档所描述的那样）。CPU 支持一个块保护模式，在这个模式中，可对一个内存区域进行保护，这样操作按照本文档所描述的那样发生（代价是增加了额外的周期以校正运行）。可对这个模式进行编程，并且默认情况下，它会保护所选的区域。

表 7-7 列出了内存映射区域中各种空间的等待状态。

表 7-7 等待状态
区域 (AREA)等待状态 (CPU)注释
M0 和 M1 SARAM0 - 等待 固定
外设帧 00 - 等待
外设帧 10 - 等待（写入）周期可由已生成的外设扩展。
2 - 等待（读取）到外设帧 1 寄存器的背靠背写入操作将生成一个 1 周期停止（1 周期延迟）。
外设帧 2 0 - 等待（写入）固定的周期不可由外设扩展。
2 - 等待（读取）
外设帧 3 0 - 等待（写入）假定 CPU 和 CLA 间无冲突。
2 - 等待（读取）周期可由已生成的外设扩展。
L0 SARAM0 - 等待数据和程序假定没有 CPU 冲突
L1 SARAM0 - 等待数据和程序假定没有 CPU 冲突
L2 SARAM0 - 等待数据和程序假定没有 CPU 冲突
L3 SARAM0 - 等待数据和程序假定没有 CPU 冲突
OTP可编程通过闪存寄存器进行编程。
1 - 等待最小1 - 等待是等待状态所允许的最小数。
闪存可编程通过闪存寄存器进行编程。
0 - 页式等待最小值
1 - 随机等待最小值
随机等待 ≥ 页式等待
闪存密码16 - 等待固定密码位置的等待状态是固定的。
引导 - ROM0 - 等待