ZHCS864Q April   2009  – January 2024 TMS320F28030 , TMS320F28030-Q1 , TMS320F28031 , TMS320F28031-Q1 , TMS320F28032 , TMS320F28032-Q1 , TMS320F28033 , TMS320F28033-Q1 , TMS320F28034 , TMS320F28034-Q1 , TMS320F28035 , TMS320F28035-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
    1. 3.1 功能方框图
  5. 4 器件比较
    1. 4.1 相关产品
  6. 5 引脚配置和功能
    1. 5.1 引脚图
    2. 5.2 信号说明
  7. 6 规格
    1. 6.1  绝对最大额定值
    2. 6.2  ESD 等级 - 汽车
    3. 6.3  ESD 等级 - 商用
    4. 6.4  建议工作条件
    5. 6.5  功耗摘要
      1. 6.5.1 TMS320F2803x 在 60MHz SYSCLKOUT 下的电流消耗
      2. 6.5.2 减少电流消耗
      3. 6.5.3 流耗图（VREG 启用）
    6. 6.6  电气特性
    7. 6.7  热阻特性
      1. 6.7.1 PN 封装
      2. 6.7.2 PAG 封装
      3. 6.7.3 RSH 封装
    8. 6.8  散热设计注意事项
    9. 6.9  无信号缓冲情况下 MCU 与 JTAG 调试探针的连接
    10. 6.10 参数信息
      1. 6.10.1 时序参数符号
      2. 6.10.2 定时参数的通用注释
    11. 6.11 测试负载电路
    12. 6.12 电源时序
      1. 6.12.1 复位 (XRS) 时序要求
      2. 6.12.2 复位 (XRS) 开关特征
    13. 6.13 时钟规范
      1. 6.13.1 器件时钟表
        1. 6.13.1.1 2803x时钟表和命名规则（60MHz 器件）
        2. 6.13.1.2 器件计时要求/特性
        3. 6.13.1.3 内部零引脚振荡器 (INTOSC1/INTOSC2) 特性
      2. 6.13.2 时钟要求和特性
        1. 6.13.2.1 XCLKIN 定时要求 - PLL 已启用
        2. 6.13.2.2 XCLKIN 时序要求 - PLL 已禁用
        3. 6.13.2.3 XCLKOUT 开关特性（旁路或启用 PLL）
    14. 6.14 闪存定时
      1. 6.14.1 T 温度材料的闪存/OTP 耐久性
      2. 6.14.2 S 温度材料的闪存/OTP 耐久性
      3. 6.14.3 Q 温度材料的闪存/OTP 耐久性
      4. 6.14.4 60MHz SYSCLKOUT 下的闪存参数
      5. 6.14.5 闪存 / OTP 访问时序
      6. 6.14.6 闪存数据保持持续时间
  8. 7 详细说明
    1. 7.1 概述
      1. 7.1.1  CPU
      2. 7.1.2  控制律加速器 (CLA)
      3. 7.1.3  内存总线（哈弗总线架构）
      4. 7.1.4  外设总线
      5. 7.1.5  实时 JTAG 和分析
      6. 7.1.6  闪存
      7. 7.1.7  M0，M1 SARAM
      8. 7.1.8  L0 SARAM，和 L1，L2，和 L3 DPSARAM
      9. 7.1.9  引导 ROM
        1. 7.1.9.1 仿真引导
        2. 7.1.9.2 GetMode
        3. 7.1.9.3 引导加载器使用的外设引脚
      10. 7.1.10 安全
      11. 7.1.11 外设中断扩展 (PIE) 块
      12. 7.1.12 外部中断 (XINT1-XINT3)
      13. 7.1.13 内部零引脚振荡器、振荡器和 PLL
      14. 7.1.14 看门狗
      15. 7.1.15 外设时钟
      16. 7.1.16 低功耗模式
      17. 7.1.17 外设帧 0，1，2，3 (PFn)
      18. 7.1.18 通用输入/输出 (GPIO) 复用器
      19. 7.1.19 32 位 CPU 计时器 (0，1，2)
      20. 7.1.20 控制外设
      21. 7.1.21 串行端口外设
    2. 7.2 内存映射
    3. 7.3 寄存器映射
    4. 7.4 器件仿真寄存器
    5. 7.5 VREG/BOR/POR
      1. 7.5.1 片载电压稳压器 (VREG)
        1. 7.5.1.1 使用片上 VREG
        2. 7.5.1.2 禁用片载 VREG
      2. 7.5.2 片上加电复位 (POR) 和欠压复位 (BOR) 电路
    6. 7.6 系统控制
      1. 7.6.1 内部零引脚振荡器
      2. 7.6.2 晶体振荡器选项
      3. 7.6.3 基于 PLL 的时钟模块
      4. 7.6.4 输入时钟的损耗（NMI 看门狗功能）
      5. 7.6.5 CPU 看门狗模块
    7. 7.7 低功耗模式块
    8. 7.8 中断
      1. 7.8.1 外部中断
        1. 7.8.1.1 外部中断电子数据/定时
          1. 7.8.1.1.1 外部中断时序要求
          2. 7.8.1.1.2 外部中断开关特性
    9. 7.9 外设
      1. 7.9.1  控制律加速器 (CLA) 概述
      2. 7.9.2  模拟模块
        1. 7.9.2.1 模数转换器 (ADC)
          1. 7.9.2.1.1 特性
          2. 7.9.2.1.2 ADC 转换开始电子数据/定时
            1. 7.9.2.1.2.1 外部 ADC 转换启动开关特性
          3. 7.9.2.1.3 片载模数转换器 (ADC) 电子数据/定时
            1. 7.9.2.1.3.1 ADC 电气特性
            2. 7.9.2.1.3.2 ADC 电源模式
            3. 7.9.2.1.3.3 内部温度传感器
              1. 7.9.2.1.3.3.1 温度传感器系数
            4. 7.9.2.1.3.4 ADC 加电控制位时序
              1. 7.9.2.1.3.4.1 ADC 加电延迟
            5. 7.9.2.1.3.5 ADC 顺序模式时序和同步模式时序
        2. 7.9.2.2 ADC 多路复用器
        3. 7.9.2.3 比较器块
          1. 7.9.2.3.1 片载比较器 / DAC 电子数据/定时
            1. 7.9.2.3.1.1 比较器/DAC 的电气特性
      3. 7.9.3  详细说明
      4. 7.9.4  串行外设接口 (SPI) 模块
        1. 7.9.4.1 SPI 主模式电气数据/时序
          1. 7.9.4.1.1 SPI 主模式外部时序（时钟相位 = 0）
          2. 7.9.4.1.2 SPI 主模式外部时序（时钟相位 = 1）
        2. 7.9.4.2 SPI 从模式电气数据/时序
          1. 7.9.4.2.1 SPI 从模式外部时序（时钟相位 = 0）
          2. 7.9.4.2.2 SPI 从模式外部时序（时钟相位 = 1）
      5. 7.9.5  串行通信接口 (SCI) 模块
      6. 7.9.6  本地互连网络 (LIN)
      7. 7.9.7  增强型控制器局域网 (eCAN) 模块
      8. 7.9.8  内部集成电路 (I2C)
        1. 7.9.8.1 I2C 电气数据/时序
          1. 7.9.8.1.1 I2C 时序要求
          2. 7.9.8.1.2 I2C 开关特征
      9. 7.9.9  增强型 PWM 模块 (ePWM1/2/3/4/5/6/7)
        1. 7.9.9.1 ePWM 电气数据/时序
          1. 7.9.9.1.1 ePWM 时序要求
          2. 7.9.9.1.2 ePWM 开关特性
        2. 7.9.9.2 跳闸区输入时序
          1. 7.9.9.2.1 跳闸区域输入时序要求
      10. 7.9.10 高分辨率 PWM (HRPWM)
        1. 7.9.10.1 HRPWM 电气数据/时序
          1. 7.9.10.1.1 高分辨率 PWM 特性
      11. 7.9.11 增强型捕捉模块 (eCAP1)
        1. 7.9.11.1 eCAP 电气数据/时序
          1. 7.9.11.1.1 增强型捕捉 (eCAP) 时序要求
          2. 7.9.11.1.2 eCAP 开关特性
      12. 7.9.12 高分辨率捕捉 (HRCAP) 模块
        1. 7.9.12.1 HRCAP 电气数据/时序
          1. 7.9.12.1.1 高分辨率捕捉 (HRCAP) 时序要求
      13. 7.9.13 增强型正交编码器脉冲 (eQEP)
        1. 7.9.13.1 eQEP 电气数据/时序
          1. 7.9.13.1.1 增强型正交编码器脉冲 (eQEP) 时序要求
          2. 7.9.13.1.2 eQEP 开关特性
      14. 7.9.14 JTAG 端口
      15. 7.9.15 通用输入/输出 (GPIO) 多路复用器
        1. 7.9.15.1 GPIO 电气数据/时序
          1. 7.9.15.1.1 GPIO - 输出时序
            1. 7.9.15.1.1.1 通用输出开关特征
          2. 7.9.15.1.2 GPIO - 输入时序
            1. 7.9.15.1.2.1 通用输入时序要求
          3. 7.9.15.1.3 输入信号的采样窗口宽度
          4. 7.9.15.1.4 低功耗唤醒时序
            1. 7.9.15.1.4.1 空闲模式时序要求
            2. 7.9.15.1.4.2 空闲模式开关特性
            3. 7.9.15.1.4.3 待机模式时序要求
            4. 7.9.15.1.4.4 待机模式开关特征
            5. 7.9.15.1.4.5 停机模式时序要求
            6. 7.9.15.1.4.6 停机模式开关特征
  9. 8 应用、实施和布局
    1. 8.1 TI 参考设计
  10. 9 器件和文档支持
    1. 9.1 器件和开发支持工具命名规则
    2. 9.2 工具与软件
    3. 9.3 文档支持
    4. 9.4 支持资源
    5. 9.5 商标
    6. 9.6 静电放电警告
    7. 9.7 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息
    1. 11.1 封装信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

7.9.15 通用输入/输出 (GPIO) 多路复用器

GPIO 多路复用器除了提供独立的引脚位拆裂 I/O 功能外，还可以将最多 3 个独立的外设信号复用在一个单一的 GPIO 引脚上。

器件支持 45 个 GPIO 引脚。GPIO 控制和数据寄存器会映射到外设帧 1，以便在寄存器上实现 32 位运行（连同 16 位运行）。表 7-39显示了 GPIO 寄存器映射。

表 7-39 GPIO 寄存器
名称地址大小 (x16)说明
GPIO 控制寄存器（受 EALLOW 保护）
GPACTRL0x6F802GPIO A 控制寄存器（GPIO0 至 31）
GPAQSEL10x6F822GPIO A 限定器选择 1 寄存器（GPIO0 至 15）
GPAQSEL20x6F842GPIO A 限定器选择 2 寄存器（GPIO16 至 31）
GPAMUX10x6F862GPIO A 多路复用器 1 寄存器（GPIO0 至 15）
GPAMUX20x6F882GPIO A 多路复用器 2 寄存器（GPIO16 至 31）
GPADIR0x6F8A2GPIO A 方向寄存器（GPIO0 至 31）
GPAPUD0x6F8C2GPIO A 上拉禁用寄存器（GPIO0 至 31）
GPBCTRL0x6F902GPIO B 控制寄存器 (GPIO32 至 44)
GPBQSEL10x6F922GPIO B 限定器选择 1 寄存器 (GPIO32 至44)
GPBMUX10x6F962GPIO B 多路复用器 1 寄存器 (GPIO32 至 44)
GPBDIR0x6F9A2GPIO B 方向寄存器 (GPIO32 至 44)
GPBPUD0x6F9C2GPIO B 上拉禁用寄存器（GPIO32 至 44）
AIOMUX10x6FB62模拟，I/O 多路复用器 1 寄存器（AIO0 至 AIO15）
AIODIR0x6FBA2模拟，I/O 方向寄存器（AIO0 至 AIO15）
GPIO 数据寄存器（不受 EALLOW 保护）
GPADAT0x6FC02GPIO A 数据寄存器（GPIO0 至 31）
GPASET0x6FC22GPIO A 数据集寄存器（GPIO0 至 31）
GPACLEAR0x6FC42GPIO A 数据清除寄存器（GPIO0 至 31）
GPATOGGLE0x6FC62GPIO A 数据切换寄存器（GPIO0 至 31）
GPBDAT0x6FC82GPIO B 数据寄存器 (GPIO32 至 44)
GPBSET0x6FCA2GPIO B 数据集寄存器（GPIO32 至 44
GPBCLEAR0x6FCC2GPIO B 数据清除寄存器（GPIO32 至 44
GPBTOGGLE0x6FCE2GPIO B 数据切换寄存器（GPIO32 至 44)
AIODAT0x6FD82模拟 I/O 数据寄存器（AIO0 至 AIO15）
AIOSET0x6FDA2模拟 I/O 数据集寄存器（AIO0 至 AIO15）
AIOCLEAR0x6FDC2模拟 I/O 数据清除寄存器（AIO0 至 AIO15）
AIOTOGGLE0x6FDE2模拟 I/O 数据切换寄存器（AIO0 至 AIO15）
GPIO 中断和低功耗模式选择寄存器（受 EALLOW 保护）
GPIOXINT1SEL0x6FE01XINT1 GPIO 输入选择寄存器（GPIO0 至 31）
GPIOXINT2SEL0x6FE11XINT2 GPIO 输入选择寄存器 (GPIO0 至 GPIO31)
GPIOXINT3SEL0x6FE21XINT3 GPIO 输入选择寄存器 (GPIO0 至 GPIO31)
GPIOLPMSEL0x6FE82LPM GPIO 选择寄存器 (GPIO0 至 GPIO31)
注：

从写入 GPxMUXn/AIOMUXn 和 GPxQSELn 寄存器发生到操作生效有两个 SYSCLKOUT 周期延迟。

表 7-40 GPIOA 多路复用器
复位时默认
主 I/O 功能		外设
选择 1(1)(2)		外设
选择 2(1)(2)		外设
选择 3(1)(2)
GPAMUX1 寄存器位(GPAMUX1 位 = 00)(GPAMUX1 位 = 01)(GPAMUX1 位 = 10)(GPAMUX1 位 = 11)
1-0GPIO0EPWM1A (O)保留保留
3-2GPIO1EPWM1B (O)保留COMP1OUT (O)
5-4GPIO2EPWM2A (O)保留保留
7-6GPIO3EPWM2B (O)SPISOMIA (I/O)COMP2OUT (O)
9-8GPIO4EPWM3A (O)保留保留
11-10GPIO5EPWM3B (O)SPISIMOA (I/O)ECAP1 (I/O)
13-12GPIO6EPWM4A (O)EPWMSYNCI (I)EPWMSYNCO (O)
15-14GPIO7EPWM4B (O)SCIRXDA (I)保留
17-16GPIO8EPWM5A (O)保留ADCSOCAO (O)
19-18GPIO9EPWM5B (O)LINTXA (O)HRCAP1 (I)
21-20GPIO10EPWM6A (O)保留ADCSOCBO (O)
23-22GPIO11EPWM6B (O)LINRXA (I)HRCAP2 (I)
25-24GPIO12TZ1(I)SCITXDA (O)SPISIMOB (I/O)
27-26GPIO13(3)TZ2 (I)保留SPISOMIB (I/O)
29-28GPIO14(3)TZ3 (I)LINTXA (O)SPICLKB (I/O)
31-30GPIO15(3)TZ1(I)LINRXA (I)SPISTEB (I/O)
GPAMUX2 寄存器位(GPAMUX2 位 = 00)(GPAMUX2 位 = 01)(GPAMUX2 位 = 10)(GPAMUX2 位 = 11)
1-0GPIO16SPISIMOA (I/O)保留TZ2 (I)
3-2GPIO17SPISOMIA (I/O)保留TZ3 (I)
5-4GPIO18SPICLKA (I/O)LINTXA (O)XCLKOUT (O)
7-6GPIO19/XCLKINSPISTEA (I/O)LINRXA (I)ECAP1 (I/O)
9-8GPIO20EQEP1A (I)保留COMP1OUT (O)
11-10GPIO21EQEP1B (I)保留COMP2OUT (O)
13-12GPIO22EQEP1S (I/O)保留LINTXA (O)
15-14GPIO23EQEP1I (I/O)保留LINRXA (I)
17-16GPIO24ECAP1 (I/O)保留SPISIMOB (I/O)
19-18GPIO25(3)保留保留SPISOMIB (I/O)
21-20GPIO26(3)HRCAP1 (I)保留SPICLKB (I/O)
23-22GPIO27(3)HRCAP2 (I)保留SPISTEB (I/O)
25-24GPIO28SCIRXDA (I)SDAA (I/OD) TZ2 (I)
27-26GPIO29SCITXDA (O)SCLA (I/OD) TZ3 (I)
29-28GPIO30CANRXA (I)保留保留
31-30GPIO31CANTXA (O)保留保留
(1) 保留一词意味着没有为这个 GPxMUX1/2 寄存器设置指定外设。 如果它被选择，那么引脚的状态将为未定义并且此引脚可被驱动。这个选择是为将来进行扩展而保留的配置。
(2) I = 输入，O = 输出，OD = 开漏
(3) 这些引脚在 64 引脚封装内不可用。
表 7-41 GPIOB 多路复用器
复位时默认
主 I/O 功能		外设选择 1(1)外设选择 2(1)外设选择 3(1)
GPBMUX1 寄存器位(GPBMUX1 位 = 00)(GPBMUX1 位 = 01)(GPBMUX1 位 = 10)(GPBMUX1 位 = 11)
1-0GPIO32SDAA (I/OD)EPWMSYNCI (I)ADCSOCAO (O)
3-2GPIO33SCLA (I/OD)EPWMSYNCO (O)ADCSOCBO (O)
5-4GPIO34COMP2OUT (O)保留COMP3OUT (O)
7-6GPIO35 (TDI)保留保留保留
9-8GPIO36 (TMS)保留保留保留
11-10GPIO37 (TDO)保留保留保留
13-12GPIO38/XCLKIN (TCK)保留保留保留
15-14GPIO39(2)保留保留保留
17-16GPIO40(2)EPWM7A (O)保留保留
19-18GPIO41(2)EPWM7B (O)保留保留
21-20GPIO42(2)保留保留COMP1OUT (O)
23-22GPIO43(2)保留保留COMP2OUT (O)
25-24GPIO44(2)保留保留保留
27-26保留保留保留保留
29-28保留保留保留保留
31-30保留保留保留保留
(1) I = 输入，O = 输出，OD = 开漏
(2) 这些引脚在 64 引脚封装内不可用。
表 7-42 用于 80 引脚 PN 封装的模拟多路复用器
复位时默认
AIOx 和外设选择 1(1)外设选择 2 和外设选择 3(1)
AIOMUX1 寄存器位AIOMUX1 位 = 0,xAIOMUX1 位 = 1,x
1-0ADCINA0 (I)ADCINA0 (I)
3-2ADCINA1 (I)ADCINA1 (I)
5-4AIO2 (I/O)ADCINA2 (I)，COMP1A (I)
7-6ADCINA3 (I)ADCINA3 (I)
9-8AIO4 (I/O)ADCINA4 (I)，COMP2A (I)
11-10ADCINA5 (I)ADCINA5 (I)
13-12AIO6 (I/O)ADCINA6 (I)，COMP3A (I)
15-14ADCINA7 (I)ADCINA7 (I)
17-16ADCINB0 (I)ADCINB0 (I)
19-18ADCINB1 (I)ADCINB1 (I)
21-20AIO10 (I/O)ADCINB2 (I)，COMP1B (I)
23-22ADCINB3 (I)ADCINB3 (I)
25-24AIO12 (I/O)ADCINB4 (I)，COMP2B (I)
27-26ADCINB5 (I)ADCINB5 (I)
29-28AIO14 (I/O)ADCINB6 (I)，COMP3B (I)
31-30ADCINB7 (I)ADCINB7 (I)
(1) I = 输入，O = 输出
表 7-43 用于 56 引脚 RSH 和 64 引脚 PAG 封装的模拟多路复用器
复位时默认
AIOx 和外设选择 1(1)外设选择 2 和外设选择 3(1)
AIOMUX1 寄存器位AIOMUX1 位 = 0,xAIOMUX1 位 = 1,x
1-0ADCINA0 (I)，VREFHI (I)ADCINA0 (I)，VREFHI (I)
3-2ADCINA1 (I)ADCINA1 (I)
5-4AIO2 (I/O)ADCINA2 (I)，COMP1A (I)
7-6ADCINA3 (I)ADCINA3 (I)
9-8AIO4 (I/O)ADCINA4 (I)，COMP2A (I)
11-10--
13-12AIO6 (I/O)ADCINA6 (I)，COMP3A (I)
15-14ADCINA7 (I)ADCINA7 (I)
17-16ADCINB0 (I)ADCINB0 (I)
19-18ADCINB1 (I)ADCINB1 (I)
21-20AIO10 (I/O)ADCINB2 (I)，COMP1B (I)
23-22ADCINB3 (I)ADCINB3 (I)
25-24AIO12 (I/O)ADCINB4 (I)，COMP2B (I)
27-26--
29-28AIO14 (I/O)ADCINB6 (I)，COMP3B (I)
31-30ADCINB7 (I)ADCINB7 (I)
(1) I = 输入，O = 输出

通过 GPxQSEL1/2 寄存器，用户可从四个选项中为每一个 GPIO 引脚选择输入限定的类型：

  • 仅同步到 SYSCLKOUT (GPxQSEL1/2 = 0, 0)；这是复位时所有 GPIO 引脚的默认模式，它只会将输入信号同步至系统时钟 (SYSCLKOUT)。
  • 使用采样窗口的限定（GPxQSEL1/2 = 0, 1 和 1, 0）：在此模式下，输入信号会在同步到系统时钟 (SYSCLKOUT) 后，通过指定数量的周期进行限定，然后才允许输入发生变化。
  • 采样周期由 GPxCTRL 寄存器内的 QUALPRD 位指定并且可在一组 8 个信号中进行配置。它为采样输入信号指定了多个 SYSCLKOUT 周期。采样窗口为 3 个样本或 6 个样本宽，只有当所有样本如图 7-47 所示全部相同时（全为 0 或全为 1）（6 样本模式），输出才会发生变化。
  • 不同步 (GPxQSEL1/2 = 1,1)：此模式在无需同步的情况下用于外设（在外设内执行同步）。

器件上需要多级多路复用，因此在某些情况下，可以将外设输入信号映射到多个 GPIO 引脚。此外，当一个输入信号未被选择时，此输入信号将缺省为一个 0 或者 1 状态，依外设而定。

GUID-320A2369-6DAF-4055-B5B4-0FEBB6F0F859-low.gif
A. x 代表端口，A 或 B。例如，GPxDIR 是指 GPADIR 或者 GPBDIR 寄存器，至于是哪一个寄存器，则取决于所选择的特定 GPIO 引脚。
B. 在相同的存储器位置访问 GPxDAT 锁存/读取。
C. 这是一个通用 GPIO 多路复用器方框图。并非所有选项都可用于所有 GPIO 引脚。有关引脚特定的变化，请参阅 TMS320F2803x 实时微控制器技术参考手册 中的“系统控制”一章。
图 7-45 GPIO 复用