ZHCSPN0 December 2023 TAD5242
ADVANCE INFORMATION
参数 | 测试条件 | 最小值 | 标称值 | 最大值 | 单位 | ||
---|---|---|---|---|---|---|---|
线路输出/耳机回放的 DAC 性能 | |||||||
满量程输出电压 | OUTxP 和 OUTxM 之间的差分输出,AVDD=3.3V | 2 | VRMS | ||||
OUTxP 和 OUTxM 之间的差分输出,AVDD=1.8V | 1 | ||||||
单端输出,AVDD=3.3V | 1 | ||||||
单端输出,AVDD=1.8V | 0.5 | ||||||
OUTxP 和 OUTxM 之间的伪差分输出,AVDD=3.3V | 1 | ||||||
OUTxP 和 OUTxM 之间的伪差分输出,AVDD=1.8V | 0.5 | ||||||
SNR | 信噪比,A 加权(1)(2) | 差分输出,0dBFS 信号,AVDD=3.3V | 119 | dB | |||
单端输出,0dBFS 信号,AVDD=3.3V | 111 | ||||||
伪差分输出,0dBFS 信号,AVDD=3.3V | 110 | ||||||
差分输出,0dBFS 信号,AVDD=1.8V | 114 | ||||||
单端输出,0dBFS 信号,AVDD=1.8V | 105 | ||||||
伪差分输出,0dBFS 信号,AVDD=1.8V | 104 | ||||||
DR | 动态范围,A 加权(2) | 差分输出,-60dBFS 信号,AVDD=3.3V | 119 | dB | |||
单端输出,-60dBFS 信号,AVDD=3.3V | 111 | ||||||
伪差分输出,-60dBFS 信号,AVDD=3.3V | 110 | ||||||
差分输出,-60dBFS 信号,AVDD=1.8V | 114 | ||||||
单端输出,-60dBFS 信号,AVDD=1.8V | 105 | ||||||
伪差分输出,-60dBFS 信号,AVDD=1.8V | 104 | ||||||
THD+N | 总谐波失真(2) | –95 | dB | ||||
耳机负载范围 | 16 | Ω | |||||
耳机/LO 容性负载 | 0 | 100 | 550 | pF | |||
线路输出负载范围 | 600 | Ω | |||||
DAC 通道其他参数 | |||||||
输出偏移 | 0 输入,全差分输出 | 0.2 | mV | ||||
输出偏移 | 0 输入,伪差分输出 | 0.4 | mV | ||||
输出共模 | OUTxP 和 OUTxM 的共模电平 AVDD=1.8V | 0.9 | V | ||||
输出共模 | OUTxP 和 OUTxM 的共模电平 AVDD=3.3V | 1.66 | V | ||||
共模误差 | 共模电压下的直流误差 | ±10 | mV | ||||
输出信号带宽 | 20 | kHz | |||||
输入数据样本字长 | 可编程 | 16 | 32 | 位 | |||
数字高通滤波器截止频率 | 具有可编程系数的一阶 IIR 滤波器, –3dB 点(默认设置) |
2 | Hz | ||||
通道间隔离 | -134 | dB | |||||
通道间增益不匹配 | 0.1 | dB | |||||
通道间相位不匹配 | 1kHz 正弦信号 | 0.01 | 度 | ||||
PSRR | 电源抑制比 | 100mVPP,AVDD 上 1kHz 正弦信号,选择差分输入,0dB 通道增益 | 100 | dB | |||
静音衰减 | –130 | dB | |||||
Pout | 输出电力输送 | 单端/伪差分 RL=16Ω,THD+N<1% | 62.5 | mW | |||
数字 I/O | |||||||
VIL | 低电平数字输入逻辑电压阈值 | 所有数字引脚,IOVDD 1.8V 运行 | -0.3 | 0.35 x IOVDD | V | ||
所有数字引脚,IOVDD 3.3V 运行 | –0.3 | 0.8 | |||||
VIH | 高电平数字输入逻辑电压阈值 | 所有数字引脚,IOVDD 1.8V 运行 | 0.65 x IOVDD | IOVDD + 0.3 | V | ||
所有数字引脚,IOVDD 3.3V 运行 | 2 | IOVDD + 0.3 | |||||
VOL | 低电平数字输出电压 | 所有数字引脚,IOL = –2mA,IOVDD 1.8V 运行 | 0.45 | V | |||
所有数字引脚,IOL = –2mA,IOVDD 3.3V 运行 | 0.4 | ||||||
VOH | 高电平数字输出电压 | 所有数字引脚,IOH = 2mA,IOVDD 1.8V 运行 | IOVDD – 0.45 | V | |||
所有数字引脚,IOH = 2mA,IOVDD 3.3V 运行 | 2.4 | ||||||
IIL | 数字输入的输入逻辑低电平泄漏电流 | 所有数字引脚,输入 = 0V | -5 | 0.1 | 5 | µA | |
IIH | 数字输入的输入逻辑高电平泄漏电流 | 所有数字引脚;输入 = IOVDD | -5 | 0.1 | 5 | µA | |
CIN | 数字输入的输入电容 | 所有数字引脚 | 5 | pF | |||
RPD | 置位时数字 I/O 引脚的下拉电阻 | 20 | kΩ | ||||
典型电源电流消耗 | |||||||
IAVDD | 睡眠模式(软件关断模式)下的电流消耗 | 所有器件外部时钟停止 | 待定 | µA | |||
IIOVDD | 1 | ||||||
IAVDD | DAC 至 HP 2 通道在 fS 16kHz、BCLK = 512 * fS 下运行时的电流消耗 | 待定 | mA | ||||
IIOVDD | 0.2 | ||||||
IAVDD | DAC 至 HP 2 通道在 fS 48kHz、BCLK = 512 * fS 下运行时的电流消耗 | 待定 | mA | ||||
IIOVDD | 待定 |