ZHCSUA4 December   2023 TAD5212

ADVANCE INFORMATION  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 修订历史记录
  6. 5 引脚配置和功能
  7. 6 规格
    1. 6.1  绝对最大额定值
    2. 6.2  ESD 等级
    3. 6.3  建议运行条件
    4. 6.4  热性能信息
    5. 6.5  电气特性
    6. 6.6  时序要求：I2C 接口
    7. 6.7  开关特性：I2C 接口
    8. 6.8  时序要求：SPI 接口
    9. 6.9  开关特性：SPI 接口
    10. 6.10 时序要求：TDM、I2S 或 LJ 接口
    11. 6.11 开关特性：TDM、I2S 或 LJ 接口
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 串行接口
        1. 7.3.1.1 控制串行接口
        2. 7.3.1.2 音频串行接口
          1. 7.3.1.2.1 时分多路复用 (TDM) 音频接口
          2. 7.3.1.2.2 IC 间音频 (I2S) 接口
          3. 7.3.1.2.3 左对齐 (LJ) 接口
        3. 7.3.1.3 通过共享总线使用多个器件
        4. 7.3.1.4 锁相环 (PLL) 和时钟生成
        5. 7.3.1.5 输出通道配置
        6. 7.3.1.6 基准电压
        7. 7.3.1.7 可编程麦克风偏置
        8. 7.3.1.8 信号链处理
          1. 7.3.1.8.1 DAC 信号链
            1. 7.3.1.8.1.1 可编程通道增益和数字音量控制
            2. 7.3.1.8.1.2 可编程通道增益校准
            3. 7.3.1.8.1.3 可编程数字高通滤波器
            4. 7.3.1.8.1.4 可编程数字双二阶滤波器
            5. 7.3.1.8.1.5 可编程数字混频器
            6. 7.3.1.8.1.6 可配置数字内插滤波器
              1. 7.3.1.8.1.6.1 线性相位滤波器
                1. 7.3.1.8.1.6.1.1 采样速率：16kHz 或 14.7kHz
                2. 7.3.1.8.1.6.1.2 采样速率：24kHz 或 22.05kHz
                3. 7.3.1.8.1.6.1.3 采样速率：32kHz 或 29.4kHz
                4. 7.3.1.8.1.6.1.4 采样速率：48kHz 或 44.1kHz
                5. 7.3.1.8.1.6.1.5 采样速率：96kHz 或 88.2kHz
                6. 7.3.1.8.1.6.1.6 采样速率：384kHz 或 352.8kHz
        9. 7.3.1.9 中断、状态和数字 I/O 引脚多路复用
    4. 7.4 器件功能模式
    5. 7.5 寄存器映射
      1. 7.5.1 TAD5212_P0 寄存器
      2. 7.5.2 TAD5212_P1 寄存器
      3. 7.5.3 TAD5212_P3 寄存器
  9. 8 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 应用
      2. 8.2.2 设计要求
      3. 8.2.3 详细设计过程
  10. 9 电源相关建议
  11. 10器件和文档支持
    1. 10.1 文档支持
      1. 10.1.1 相关文档
    2. 10.2 接收文档更新通知
    3. 10.3 支持资源
    4. 10.4 商标
    5. 10.5 静电放电警告
    6. 10.6 术语表
  12. 11Mechanical, Packaging, and Orderable Information
    1. 11.1 Tape and Reel Information

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

6.5 电气特性

TA = 25°C、AVDD = 3.3V、IOVDD = 3.3V、fIN = 1kHz 正弦信号、fS = 48kHz、32 位音频数据、BCLK = 256 × fS、TDM 目标模式且 PLL 开启（除非另有说明）
参数测试条件最小值标称值最大值单位
线路输出/耳机回放的 DAC 性能
满量程输出电压OUTxP 和 OUTxM 之间的差分输出，AVDD=3.3V2VRMS
OUTxP 和 OUTxM 之间的差分输出，AVDD=1.8V1
单端输出，AVDD=3.3V1
单端输出，AVDD=1.8V0.5
OUTxP 和 OUTxM 之间的伪差分输出，AVDD=3.3V1
OUTxP 和 OUTxM 之间的伪差分输出，AVDD=1.8V0.5
SNR信噪比，A 加权(1)(2)差分输出，0dBFS 信号，AVDD=3.3V106dB
单端输出，0dBFS 信号，AVDD=3.3V97
伪差分输出，0dBFS 信号，AVDD=3.3V96
差分输出，0dBFS 信号，AVDD=1.8V100
单端输出，0dBFS 信号，AVDD=1.8V91
伪差分输出，0dBFS 信号，AVDD=1.8V90
差分输出，0dBFS 信号，AVDD=3.3V，0dBFS 信号，Power Tune 模式98
单端输出，0dBFS 信号，AVDD=3.3V，Power Tune 模式88
伪差分输出，0dBFS 信号，AVDD=3.3V，Power Tune 模式87
差分输出，0dBFS 信号，AVDD=1.8V，Power Tune 模式96
单端输出，0dBFS 信号，AVDD=1.8V，Power Tune 模式83
伪差分输出，0dBFS 信号，AVDD=1.8V，Power Tune 模式82
DR动态范围，A 加权(2)差分输出，-60dBFS 信号，AVDD=3.3V106dB
单端输出，-60dBFS 信号，AVDD=3.3V97
伪差分输出，-60dBFS 信号，AVDD=3.3V96
差分输出，-60dBFS 信号，AVDD=1.8V100
单端输出，-60dBFS 信号，AVDD=1.8V91
伪差分输出，-60dBFS 信号，AVDD=1.8V90
差分输出，-60dBFS 信号，AVDD=3.3V，0dBFS 信号，Power Tune 模式98
单端输出，-60dBFS 信号，AVDD=3.3V，Power Tune 模式88
伪差分输出，-60dBFS 信号，AVDD=3.3V，Power Tune 模式87
差分输出，-60dBFS 信号，AVDD=1.8V，Power Tune 模式94
单端输出，-60dBFS 信号，AVDD=1.8V，Power Tune 模式83
伪差分输出，-60dBFS 信号，AVDD=1.8V，Power Tune 模式82
THD+N总谐波失真(2) -95dB
耳机负载范围16Ω
线路输出负载范围600Ω
通道增益控制范围可编程 1dB 阶跃-612dB
模拟旁路至线路输出/耳机放大器
输入阻抗差分输入，INxP 和 INxM 之间8.8kΩ
单端输入，INxP 和 INxM 之间4.4
差分输入，INxP 和 INxM 之间，40k 模式40k
单端输入，INxP 和 INxM 之间，40k 模式20k
单端满量程输出AVDD=3.3VAVDD=3.3V1Vrms
差分满量程输出AVDD=3.3V2Vrms
AVDD=1.8V1Vrms
增益误差0.1dB
噪声，A 加权空闲通道，交流耦合输入对地短路，全差分输出4.5µVRMS
噪声，A 加权空闲通道，交流耦合输入对地短路，单端输出6.3µVRMS
SNR信噪比，A 加权(1)(2)空闲通道，交流耦合输入对地短路，全差分输出，AVDD=3.3V113dB
SNR信噪比，A 加权(1)(2)空闲通道，交流耦合输入对地短路，单端输出，AVDD=3.3V104dB
THD+N总谐波失真(2)选择 IN1 差分交流耦合输入，-1dB 满量程交流信号输入，0dB 通道增益dB
DAC 通道其他参数
输出偏移0 输入，全差分输出0.2mV
输出偏移0 输入，伪差分输出0.4mV
输出共模OUTxP 和 OUTxM 的共模电平 AVDD=1.8V（寄存器可配置）0.9V
输出共模OUTxP 和 OUTxM 的共模电平 AVDD=3.3V（寄存器可配置）1.66V
共模误差共模电压下的直流误差±10mV
数字音量控制范围可编程 0.5dB 阶跃-12042dB
输出信号带宽高达 192KSPS FS 速率0.46FS
>192KSPS100kHz
输入数据采样速率可编程3.675768kHz
输入数据样本字长可编程1632位
数字高通滤波器截止频率具有可编程系数的一阶 IIR 滤波器，
–3dB 点（默认设置）		2Hz
通道间隔离-134dB
通道间增益不匹配0.1dB
通道间相位不匹配1kHz 正弦信号0.01度
PSRR电源抑制比100mVPP，AVDD 上 1kHz 正弦信号，选择差分输入，0dB 通道增益100dB
静音衰减–130dB
Pout输出电力输送单端/伪差分 RL=16Ω，THD+N<1%62.5mW
麦克风偏置
MICBIAS 噪声BW = 20Hz 至 20kHz，A 加权，MICBIAS 和 AVSS 之间具有 1μF 电容器2µVRMS
MICBIAS 电压旁路至 AVDDAVDDV
MICBIAS 电压AVDD=1.8V1.375V
MICBIAS 电压AVDD=3.3V2.75V
数字 I/O
VIL(SHDNZ)低电平数字输入逻辑电压阈值SHDNZ 引脚–0.30.25 × IOVDDV
VIH(SHDNZ)高电平数字输入逻辑电压阈值SHDNZ 引脚0.75 × IOVDDIOVDD + 0.3V
VIL低电平数字输入逻辑电压阈值除 SDA 和 SCL 以外的所有数字引脚，IOVDD 1.8V 运行–0.30.35 × IOVDDV
除 SDA 和 SCL 以外的所有数字引脚，IOVDD 3.3V 运行–0.30.8
VIH高电平数字输入逻辑电压阈值除 SDA 和 SCL 以外的所有数字引脚，IOVDD 1.8V 运行0.65 × IOVDDIOVDD + 0.3V
除 SDA 和 SCL 以外的所有数字引脚，IOVDD 3.3V 运行2IOVDD + 0.3
VOL低电平数字输出电压除 SDA 和 SCL 以外的所有数字引脚，IOL = –2mA，IOVDD 1.8V 运行0.45V
除 SDA 和 SCL 以外的所有数字引脚，IOL = –2mA，IOVDD 3.3V 运行0.4
VOH高电平数字输出电压除 SDA 和 SCL 以外的所有数字引脚，IOH = 2mA，IOVDD 1.8V 运行IOVDD – 0.45V
除 SDA 和 SCL 以外的所有数字引脚，IOH = 2mA，IOVDD 3.3V 运行2.4
VIL(I2C)低电平数字输入逻辑电压阈值SDA 和 SCL-0.50.3 × IOVDDV
VIH(I2C)高电平数字输入逻辑电压阈值SDA 和 SCL0.7 × IOVDDIOVDD + 0.5V
VOL1(I2C)低电平数字输出电压SDA，IOL(I2C) = –3mA，IOVDD > 2V0.4V
VOL2(I2C)低电平数字输出电压SDA，IOL(I2C) = –2mA，IOVDD ≤ 2V0.2 x IOVDDV
IOL(I2C)低电平数字输出电流SDA，VOL(I2C) = 0.4V，标准模式或快速模式3mA
SDA，VOL(I2C) = 0.4V，快速模式增强版20
IIL数字输入的输入逻辑低电平泄漏电流所有数字引脚，输入 = 0V-50.15µA
IIH数字输入的输入逻辑高电平泄漏电流所有数字引脚，输入 = IOVDD-50.15µA
CIN数字输入的输入电容所有数字引脚5pF
RPD置位时数字 I/O 引脚的下拉电阻20kΩ
典型电源电流消耗
IAVDD睡眠模式（软件关断模式）下的电流消耗所有器件外部时钟停止待定µA
IIOVDD1
IAVDDDAC 至 HP 2 通道在 fS 16kHz、MICBIAS 关闭、PLL 开启、BCLK = 512 ×fS 下运行时的电流消耗待定mA
IIOVDD0.2
IAVDDDAC 至 HP 2 通道在 fS 48kHz、MICBIAS 关闭、PLL 关闭、BCLK = 512 ×fS 下运行时的电流消耗待定mA
IIOVDD待定
(1) 在 1kHz 满量程正弦波输入时的输出电平与交流信号输入对地短路时的输出电平之比，使用音频分析仪在 20Hz 至 20kHz 的带宽范围内测量并进行 A 加权。
(2) 所有性能测量均使用 20kHz 低通滤波器以及 A 加权滤波器（如注明）完成。如果不使用此类滤波器，会导致比“电气特性”中所示更高的 THD 以及更低的 SNR 与动态范围读数。低通滤波器可消除带外噪声，尽管这种噪声不可闻，但会影响动态规格值。