ZHCSPM8A January   2022  – December 2024 TAA5212

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1  绝对最大额定值
    2. 5.2  ESD 等级
    3. 5.3  建议运行条件
    4. 5.4  热性能信息
    5. 5.5  电气特性
    6. 5.6  时序要求：I2C 接口
    7. 5.7  开关特性：I2C 接口
    8. 5.8  时序要求：SPI 接口
    9. 5.9  开关特性：SPI 接口
    10. 5.10 时序要求：TDM、I2S 或 LJ 接口
    11. 5.11 开关特性：TDM、I2S 或 LJ 接口
    12. 5.12 时序要求：PDM 数字麦克风接口
    13. 5.13 开关特性：PDM 数字麦克风接口
    14. 5.14 时序图
    15. 5.15 典型特性
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1  串行接口
        1. 6.3.1.1 控制串行接口
        2. 6.3.1.2 音频串行接口
          1. 6.3.1.2.1 时分多路复用 (TDM) 音频接口
          2. 6.3.1.2.2 IC 间音频 (I2S) 接口
          3. 6.3.1.2.3 左对齐 (LJ) 接口
        3. 6.3.1.3 通过共享总线使用多个器件
      2. 6.3.2  锁相环 (PLL) 和时钟生成
      3. 6.3.3  输入通道配置
      4. 6.3.4  基准电压
      5. 6.3.5  可编程麦克风偏置
      6. 6.3.6  信号链处理
        1. 6.3.6.1 ADC 信号链
          1. 6.3.6.1.1  6 至 4 输入选择多路复用器 (6:4 MUX)
          2. 6.3.6.1.2  可编程通道增益和数字音量控制
          3. 6.3.6.1.3  可编程通道增益校准
          4. 6.3.6.1.4  可编程通道相位校准
          5. 6.3.6.1.5  可编程数字高通滤波器
          6. 6.3.6.1.6  可编程数字双二阶滤波器
          7. 6.3.6.1.7  可编程通道加法器和数字混频器
          8. 6.3.6.1.8  可配置数字抽取滤波器
            1. 6.3.6.1.8.1 线性相位滤波器
              1. 6.3.6.1.8.1.1 采样速率：8kHz 或 7.35kHz
              2. 6.3.6.1.8.1.2 采样速率：16kHz 或 14.7kHz
              3. 6.3.6.1.8.1.3 采样速率：24kHz 或 22.05kHz
              4. 6.3.6.1.8.1.4 采样速率：32kHz 或 29.4kHz
              5. 6.3.6.1.8.1.5 采样速率：48kHz 或 44.1kHz
              6. 6.3.6.1.8.1.6 采样速率：96kHz 或 88.2kHz
              7. 6.3.6.1.8.1.7 采样速率：192kHz 或 176.4kHz
            2. 6.3.6.1.8.2 低延迟滤波器
              1. 6.3.6.1.8.2.1 采样速率：24kHz 或 22.05kHz
              2. 6.3.6.1.8.2.2 采样速率：32kHz 或 29.4kHz
              3. 6.3.6.1.8.2.3 采样速率：48kHz 或 44.1kHz
              4. 6.3.6.1.8.2.4 采样速率：96kHz 或 88.2kHz
              5. 6.3.6.1.8.2.5 采样速率：192kHz 或 176.4kHz
            3. 6.3.6.1.8.3 超低延迟滤波器
              1. 6.3.6.1.8.3.1 采样速率：24kHz 或 22.05kHz
              2. 6.3.6.1.8.3.2 采样速率：32kHz 或 29.4kHz
              3. 6.3.6.1.8.3.3 采样速率：48kHz 或 44.1kHz
              4. 6.3.6.1.8.3.4 采样速率：96kHz 或 88.2kHz
              5. 6.3.6.1.8.3.5 采样速率：192kHz 或 176.4kHz
          9. 6.3.6.1.9  自动增益控制器 (AGC)
          10. 6.3.6.1.10 语音活动检测 (VAD)
          11. 6.3.6.1.11 超声波活动检测 (UAD)
      7. 6.3.7  数字 PDM 麦克风录音通道
      8. 6.3.8  中断、状态和数字 I/O 引脚多路复用
      9. 6.3.9  Power Tune 模式
      10. 6.3.10 增量 ADC (IADC) 模式
    4. 6.4 器件功能模式
      1. 6.4.1 睡眠模式或软件关断
      2. 6.4.2 工作模式
      3. 6.4.3 软件复位
    5. 6.5 编程
      1. 6.5.1 控制串行接口
        1. 6.5.1.1 I2C 控制接口
          1. 6.5.1.1.1 常规 I2C 运行
          2. 6.5.1.1.2 I2C 单字节和多字节传输
            1. 6.5.1.1.2.1 I2C 单字节写入
            2. 6.5.1.1.2.2 I2C 多字节写入
            3. 6.5.1.1.2.3 I2C 单字节读取
            4. 6.5.1.1.2.4 I2C 多字节读取
        2. 6.5.1.2 SPI 控制接口
  8. 7 寄存器映射
    1. 7.1 器件配置寄存器
      1. 7.1.1 TAA5212_B0_P0 寄存器
      2. 7.1.2 TAA5212_B0_P1 寄存器
      3. 7.1.3 TAA5212_B0_P3 寄存器
    2. 7.2 可编程系数寄存器
      1. 7.2.1 可编程系数寄存器：页面 8
      2. 7.2.2 可编程系数寄存器：页面 9
      3. 7.2.3 可编程系数寄存器：页面 10
      4. 7.2.4 可编程系数寄存器：页面 11
      5. 7.2.5 可编程系数寄存器：页面 19
      6. 7.2.6 可编程系数寄存器：页面 27
      7. 7.2.7 可编程系数寄存器：页面 28
  9. 8 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 应用
      2. 8.2.2 设计要求
      3. 8.2.3 详细设计过程
      4. 8.2.4 应用性能曲线图
      5. 8.2.5 EVM 设置的器件寄存器配置脚本示例
    3. 8.3 电源相关建议
      1. 8.3.1 适合 1.8V 运行的 AVDD_模式
      2. 8.3.2 适用于 1.8V 和 1.2V 运行的 IOVDD_IO_MODE
    4. 8.4 布局
      1. 8.4.1 布局指南
      2. 8.4.2 布局示例
  10. 9 器件和文档支持
    1. 9.1 文档支持
      1. 9.1.1 相关文档
    2. 9.2 接收文档更新通知
    3. 9.3 支持资源
    4. 9.4 商标
    5. 9.5 静电放电警告
    6. 9.6 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

6.5.1.2 SPI 控制接口

通用 SPI 协议支持在主机处理器（控制器）与外围器件之间进行全双工、同步、串行通信。SPI 控制器（本例中为主机处理器）生成同步时钟（驱动至 SCLK），并通过将外设选择引脚 CSZ 从高电平转换为低电平来启动传输。SPI 外设器件（如 TAA5212）依赖控制器器件来启动和同步传输。传输由 SPI 控制器启动开始。来自 SPI 控制器的字节在控制器串行时钟（驱动至 SCLK）的控制下，开始移入外设 PICO 引脚。当该字节移入 PICO 引脚时，会有一个字节从 POCI 引脚移出到控制器移位寄存器。

请参阅表 6-44有关配置器件以进行 SPI 控制的信息。表 6-44介绍了 SPI 控制模式的引脚分配。

表 6-44 SPI 控制的引脚分配
引脚编号 引脚名称 SPI 模式下的引脚功能 说明
7 SCL SCLK SPI 串行位时钟
8 SDA PICO SPI 外设输入引脚
11 GP01 POCI SPI 外设输出引脚
12 GPI1 CSZ SPI 芯片选择引脚

TAA5212 支持标准 SPI 控制协议，其时钟极性设置为 0（典型微处理器 SPI 控制位 CPOL = 0），时钟相位设置为 1（典型微处理器 SPI 控制位 CPHA = 1）。CSZ 引脚可在两次传输之间保持低电平；但是该器件只会将 CSZ 下降沿之后传输的前八位当作命令字节，接下来的八位仅在写入寄存器时当作数据字节。该器件完全由寄存器控制。从这些寄存器读取数据和向其写入数据之前，先向 PICO 引脚发送一个 8 位命令。表 6-45 展示了该命令结构。前七位指定写入或读取的寄存器地址，范围为 0 至 127（十进制）。命令字以 R/W 位结尾，该位指定串行总线上的数据流方向。

在寄存器写入的情况下，将 R/W 位设置为 0。第二个数据字节发送到 PICO 引脚，并包含要写入寄存器的数据。寄存器读取以类似方式完成。8 位命令字发送 7 位寄存器地址，后跟 R/W 位等于 1，表示正在进行寄存器读取。然后，在该帧接下来的八个 SCLK 时钟期间，8 位寄存器数据在时钟沿从该器件上的 POCI 引脚输出。在 CSZ 引脚被拉高之前，该器件支持针对多字节数据写入/读取传输的顺序 SPI 寻址。多字节数据写入或读取传输分别与单字节数据写入或读取传输完全相同，直到所有数据字节传输完成。主机器件必须在所有数据字节传输期间将 CSZ 引脚保持为低电平。图 6-70 展示了单字节写入传输，而图 6-71 展示了单字节读取传输。

表 6-45 SPI 命令字
位 7 位 6 位 5 位 4 位 3 位 2 位 1 位 0
ADDR(6) ADDR(5) ADDR(4) ADDR(3) ADDR(2) ADDR(1) ADDR(0) R/WZ
TAA5212 SPI 单字节写入传输图 6-70 SPI 单字节写入传输
TAA5212 SPI 单字节读取传输图 6-71 SPI 单字节读取传输