ZHCSPM8A January 2022 – December 2024 TAA5212
PRODUCTION DATA
本节为各种应用提供了典型的 EVM I2C 寄存器控制脚本。
# Key: w a0 XX YY ==> write to I2C address 0xa0, to register 0xXX, data 0xYY
# # ==> comment delimiter
#
# The following list gives an example sequence of items that must be executed in the time
# between powering the device up and reading data from the device.Note that there are
# other valid sequences depending on which features are used.
#
#
# Differential 2-channel ADC: INP1/INM1 - Ch1, INP2/INM2 - Ch2
# FSYNC = 48 kHz（输出数据采样率），BCLK = 12.288 MHz (BCLK/FSYNC = 256)
# AVDD = 3.3 V；IOVDD = 3.3 V
################################################################
#
#
# 第 0 页寄存器写入
w a0 00 00
w a0 01 01 #SW 复位
d 01
# 第 0 页寄存器写入
w a0 00 00
w a0 02 09 #在 DREG 和 VREF 启用的情况下退出睡眠模式
w a0 1a 30 #32 位字长的 TDM 协议
w a0 4d 00 #VREF 设置为 2.75V，用于 2Vrms 差分满量程输入
w a0 50 00 #ADC 通道 1 经配置用于交流耦合差分输入，输入阻抗和音频带宽为 5kΩ
w a0 55 00 #ADC 通道 2 经配置用于交流耦合差分输入，输入阻抗和音频带宽为 5kΩ
w a0 76 c0 #输入通道 1、2 已启用
w a0 78 80 #ADC
# 应用 FSYNC = 48 kHz 和 BCLK = 12.288 Mhz 并且
# 主机开始在 ASI 总线上用 TDM 协议 32 位通道字长记录数据# Key: w a0 XX YY ==> write to I2C address 0xa0, to register 0xXX, data 0xYY
# # ==> comment delimiter
#
# The following list gives an example sequence of items that must be executed in the time
# between powering the device up and reading data from the device.Note that there are
# other valid sequences depending on which features are used.
#
#
# GPIO1 - PDMCLK @ 3.072MHz
# GPIO2 上的 PDM Ch1/2
# GPI1 上的 PDM Ch3/4
# FSYNC = 48 kHz（输出数据采样率），BCLK = 12.288 MHz (BCLK/FSYNC = 256)
# AVDD = 3.3 V；IOVDD = 3.3 V
################################################################
#
#
# 第 0 页寄存器写入
w a0 00 00
w a0 01 01 #SW 复位
# 第 0 页寄存器写入
w a0 00 00
w a0 02 09 #在 DREG 和 VREF 启用的情况下退出睡眠模式
w a0 0a 41 #将 GPIO1 配置为 PDMCLK，具有高电平有效/低电平有效驱动
w a0 35 00 #PDMCLK 频率 = 3.072 MHz
w a0 0b 10 #将 GPIO2 配置为 GPI 输入
w a0 0d 02 #将 GPI1 配置为 GPI 输入
w a0 13 cb #将通道 1 和通道 2 配置为 PDM；GPIO2 上的 PDM1/2 数据输入；GPI1 上的 PDM3/4 数据输入
w a0 1a 30 #32 位字长的 TDM 协议
w a0 1e 20 #TDM 时隙 0 上的通道 1 数据
w a0 1f 21 #TDM 时隙 1 上的通道 2 数据
w a0 20 22 #TDM 时隙 2 上的通道 3 数据
w a0 21 23 #TDM 时隙 3 上的通道 4 数据
w a0 76 f0 #启用输入通道 1-4
w a0 78 80 #ADC 路径通电
# 提供与 48kSPS 对应的 BCLK、FSYNC，并使用 32 位 TDM 总线进行录音