ZHCSPM8 January   2022 TAA5212

ADVANCE INFORMATION  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 修订历史记录
  6. 5 引脚配置和功能
  7. 6 规格
    1. 6.1  绝对最大额定值
    2. 6.2  ESD 等级
    3. 6.3  建议运行条件
    4. 6.4  热性能信息
    5. 6.5  电气特性
    6. 6.6  时序要求：I2C 接口
    7. 6.7  开关特性：I2C 接口
    8. 6.8  时序要求：SPI 接口
    9. 6.9  开关特性：SPI 接口
    10. 6.10 时序要求：TDM、I2S 或 LJ 接口
    11. 6.11 开关特性：TDM、I2S 或 LJ 接口
    12. 6.12 时序要求：PDM 数字麦克风接口
    13. 6.13 开关特性：PDM 数字麦克风接口
  8. 7 参数测量信息
  9. 8 详细说明
    1. 8.1 概述
    2. 8.2 功能方框图
    3. 8.3 特性说明
      1. 8.3.1 硬件控制
      2. 8.3.2 串行接口
        1. 8.3.2.1 控制串行接口
        2. 8.3.2.2 音频串行接口
          1. 8.3.2.2.1 时分多路复用 (TDM) 音频接口
          2. 8.3.2.2.2 IC 间音频 (I2S) 接口
          3. 8.3.2.2.3 左平衡 (LJ) 接口
        3. 8.3.2.3 通过共享总线使用多个器件
      3. 8.3.3 锁相环 (PLL) 和时钟生成
      4. 8.3.4 输入通道配置
      5. 8.3.5 基准电压
      6. 8.3.6 可编程麦克风偏置
      7. 8.3.7 信号链处理
        1. 8.3.7.1 ADC 信号链
          1. 8.3.7.1.1 可编程通道增益和数字音量控制
          2. 8.3.7.1.2 可编程通道增益校准
          3. 8.3.7.1.3 可编程通道相位校准
          4. 8.3.7.1.4 可编程数字高通滤波器
          5. 8.3.7.1.5 可编程数字双二阶滤波器
          6. 8.3.7.1.6 可编程通道加法器和数字混频器
          7. 8.3.7.1.7 可配置数字抽取滤波器
            1. 8.3.7.1.7.1 线性相位滤波器
              1. 8.3.7.1.7.1.1 采样速率：16kHz 或 14.7kHz
              2. 8.3.7.1.7.1.2 采样速率：24kHz 或 22.05kHz
              3. 8.3.7.1.7.1.3 采样速率：32kHz 或 29.4kHz
              4. 8.3.7.1.7.1.4 采样速率：48kHz 或 44.1kHz
              5. 8.3.7.1.7.1.5 采样速率：96kHz 或 88.2kHz
      8. 8.3.8 中断、状态和数字 I/O 引脚多路复用
      9. 8.3.9 可编程通道相位校准
    4. 8.4 器件功能模式
    5. 8.5 寄存器映射
      1. 8.5.1 VEGA 寄存器
      2. 8.5.2 TAA5212 寄存器
      3. 8.5.3 TAA5212 寄存器
    6. 8.6 特性说明
    7. 8.7 器件功能模式
  10. 9 应用和实施
    1. 9.1 应用信息
    2. 9.2 典型应用
      1. 9.2.1 应用
      2. 9.2.2 设计要求
      3. 9.2.3 详细设计过程
      4. 9.2.4 应用性能曲线图
      5. 9.2.5 该做什么和不该做什么
  11. 10电源相关建议
  12. 11布局
    1. 11.1 布局指南
    2. 11.2 布局示例
  13. 12器件和文档支持
    1. 12.1 文档支持
      1. 12.1.1 相关文档
    2. 12.2 接收文档更新通知
    3. 12.3 支持资源
    4. 12.4 商标
    5. 12.5 静电放电警告
    6. 12.6 术语表

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

8.3.3 锁相环 (PLL) 和时钟生成

该器件具有智能自动配置模块，可生成 ADC 调制器和用于信号处理的数字滤波器引擎所需的所有必要内部时钟。该配置通过监测音频总线上 FSYNC 和 BCLK 信号的频率来完成。

该器件支持（FSYNC 信号频率的）各种数据采样速率和 BCLK 与 FSYNC 之比，以便在内部配置所有时钟分频器（包括 PLL 配置），而无需主机编程。表 8-6 和表 8-7 列出了支持的 FSYNC 和 BCLK 频率。

表 8-6 支持的 FSYNC（48kHz 的倍数或约数）和 BCLK 频率
BCLK 与 FSYNC 之比 BCLK (MHz)
FSYNC
(8kHz)		 FSYNC
(16kHz)		 FSYNC
(24kHz)		 FSYNC
(32kHz)		 FSYNC
(48kHz)		 FSYNC
(96kHz)		 FSYNC (192kHz) FSYNC (384kHz) FSYNC (768kHz)
16 保留 0.256 0.384 0.512 0.768 1.536 3.072 6.144 12.288
24 保留 0.384 0.576 0.768 1.152 2.304 4.608 9.216 18.432
32 0.256 0.512 0.768 1.024 1.536 3.072 6.144 12.288 24.576
48 0.384 0.768 1.152 1.536 2.304 4.608 9.216 18.432 保留
64 0.512 1.024 1.536 2.048 3.072 6.144 12.288 24.576 保留
96 0.768 1.536 2.304 3.072 4.608 9.216 18.432 保留 保留
128 1.024 2.048 3.072 4.096 6.144 12.288 24.576 保留 保留
192 1.536 3.072 4.608 6.144 9.216 18.432 保留 保留 保留
256 2.048 4.096 6.144 8.192 12.288 24.576 保留 保留 保留
384 3.072 6.144 9.216 12.288 18.432 保留 保留 保留 保留
512 4.096 8.192 12.288 16.384 24.576 保留 保留 保留 保留
1024 8.192 16.384 24.576 保留 保留 保留 保留 保留 保留
2048 16.384 保留 保留 保留 保留 保留 保留 保留 保留
表 8-7 支持的 FSYNC（44.1kHz 的倍数或约数）和 BCLK 频率
BCLK 与 FSYNC 之比 BCLK (MHz)
FSYNC (7.35kHz) FSYNC (14.7kHz) FSYNC (22.05kHz) FSYNC (29.4kHz) FSYNC (44.1kHz) FSYNC (88.2kHz) FSYNC (176.4kHz) FSYNC (352.8kHz) FSYNC (705.6kHz)
16 保留 保留 0.3528 0.4704 0.7056 1.4112 2.8224 5.6448 11.2896
24 保留 0.3528 0.5292 0.7056 1.0584 2.1168 4.2336 8.4672 16.9344
32 保留 0.4704 0.7056 0.9408 1.4112 2.8224 5.6448 11.2896 22.5792
48 0.3528 0.7056 1.0584 1.4112 2.1168 4.2336 8.4672 16.9344 保留
64 0.4704 0.9408 1.4112 1.8816 2.8224 5.6448 11.2896 22.5792 保留
96 0.7056 1.4112 2.1168 2.8224 4.2336 8.4672 16.9344 保留 保留
128 0.9408 1.8816 2.8224 3.7632 5.6448 11.2896 22.5792 保留 保留
192 1.4112 2.8224 4.2336 5.6448 8.4672 16.9344 保留 保留 保留
256 1.8816 3.7632 5.6448 7.5264 11.2896 22.5792 保留 保留 保留
384 2.8224 5.6448 8.4672 11.2896 16.9344 保留 保留 保留 保留
512 3.7632 7.5264 11.2896 15.0528 22.5792 保留 保留 保留 保留
1024 7.5264 15.0528 22.5792 保留 保留 保留 保留 保留 保留
2048 15.0528 保留 保留 保留 保留 保留 保留 保留 保留

TAA5212 还支持除前面表格中所列之外的非音频采样速率。请参阅为 TAC5x1x 器件配置非音频采样速率，了解更多详细信息。

TAA5212 采样速率可以分别使用寄存器 CLK_DET0 (P0_R62) 和 CLK_DET1 (P0_R63) 对主要 ASI 和辅助 ASI 进行配置。这些寄存器还在自动检测模式下捕获器件在 FSYNC 频率下的自动检测结果。寄存器 CLK_DET2 (P0_R64) 和 CLK_DET3 (P0_R65) 捕获为器件检测到的 BCLK 与 FSYNC 之比。如果器件找到任何不受支持的 FSYNC 频率和 BCLK 与 FSYNC 之比组合，器件会生成 ASI 时钟错误中断，并相应地使所有通道静音。

在某些 ADC 通道已在运行时，TAA5212 也支持启用通道。这需要在上电之前进行预先配置，以指示在运行时可以启用的最大通道数，从而确保正确生成和使用时钟。这可以通过使用寄存器 DYN_PUPD_CFG (P0_R119) 进行配置。ADC_DYN_PUPD_EN 位可用于启用 ADC 通道动态上电。可使用 ADC_DYN_MAXCH_SEL 位来配置通道数。

该器件使用集成的低抖动锁相环 (PLL) 来生成调制器和数字滤波器引擎以及其他控制块所需的内部时钟。该器件还支持使用 BCLK、GPIOx 或 GPI1 引脚（作为 CCLK）作为音频时钟源，而无需使用 PLL，从而降低功耗。但是，ADC 性能可能会因外部时钟源的抖动而下降，如果外部音频时钟源频率不够高，则可能无法支持某些处理功能。因此，TI 建议在高性能应用中使用 PLL。不同使用场景下的 TAC5x1x 功耗矩阵 应用报告论述了有关如何在低功耗模式下不使用 PLL 时配置和使用器件的更多细节和信息。

该器件还支持使用 GPIOx 或 GPI1 引脚（作为 CCLK）作为基准输入时钟源来实现音频总线控制器模式运行，并支持各种灵活选项和各种系统时钟。有关控制器模式配置和操作的更多详细信息和信息，请参阅配置和操作 TAC5x1x 作为音频总线控制器 应用报告。

音频总线时钟错误检测和自动检测功能会自动生成所有内部时钟，但可以分别使用 IGNORE_CLK_ERR (P0_R4_D6) 和 CUSTOM_CLK_CFG (P0_R50_D0) 寄存器位来禁用。在系统中，该禁用功能可用于支持自动检测方案未涵盖的自定义时钟频率。对于此类应用用例，必须注意确保多个时钟分频器均已正确配置。因此，TI 建议使用 PPC3 GUI 进行器件配置设置；有关更多详细信息，请参阅 TAC5212EVM-PDK 评估模块 用户指南和 PurePath™ 控制台图形开发套件。