ZHCSSG3 august   2023 SN54SC245-SEP

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 修订历史记录
  6. 5 引脚配置和功能
  7. 6 规格
    1. 6.1  绝对最大额定值
    2. 6.2  ESD 等级
    3. 6.3  建议运行条件
    4. 6.4  热性能信息
    5. 6.5  电气特性
    6. 6.6  开关特性 - 1.2V VCC
    7. 6.7  开关特性 - 1.8V VCC
    8. 6.8  开关特性 - 2.5V VCC
    9. 6.9  开关特性 - 3.3V VCC
    10. 6.10 开关特性 - 5V VCC
    11. 6.11 噪声特性
    12. 6.12 典型特性
  8. 7 参数测量信息
  9. 8 详细说明
    1. 8.1 概述
    2. 8.2 功能方框图
    3. 8.3 特性说明
      1. 8.3.1 TTL 兼容型 CMOS 输入
      2. 8.3.2 平衡 CMOS 三态输出
      3. 8.3.3 钳位二极管结构
    4. 8.4 器件功能模式
  10. 9 应用和实施
    1. 9.1 应用信息
    2. 9.2 典型应用
      1. 9.2.1 设计要求
        1. 9.2.1.1 电源注意事项
        2. 9.2.1.2 输入注意事项
        3. 9.2.1.3 输出注意事项
      2. 9.2.2 详细设计过程
      3. 9.2.3 应用曲线
    3. 9.3 电源相关建议
    4. 9.4 布局
      1. 9.4.1 布局指南
      2. 9.4.2 布局示例
  11. 10器件和文档支持
    1. 10.1 文档支持
      1. 10.1.1 相关文档
    2. 10.2 接收文档更新通知
    3. 10.3 支持资源
    4. 10.4 商标
    5. 10.5 静电放电警告
    6. 10.6 术语表
  12. 11机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

3 说明

SN54SC245-SEP 是具有三态输出的八路总线收发器。所有八个通道均由方向 (DIR) 引脚和输出使能 (OE) 引脚控制。输出使能 (OE) 控制器件中的所有输出。当 OE 引脚处于低电平状态时，由方向 (DIR) 引脚确定的相应输出被启用。当 OE 引脚处于高电平状态时，器件的所有输出被禁用。所有被禁用的输出将置于高阻抗状态。
封装信息
器件型号 封装(1) 封装尺寸(2) 封装尺寸（标称值）(3)
SN54SC245-SEP PW（TSSOP，20） 6.5 mm x 6.4 mm 6.5mm x 4.4mm
(1) 如需了解所有可用封装，请参阅数据表末尾的可订购产品附录。
(2) 封装尺寸（长 x 宽）为标称值，并包括引脚（如适用）。
(3) 封装尺寸（长 x 宽）为标称值，不包括引脚。
GUID-20210714-CA0I-BVBH-1VWX-ZHJZJR8CL0TQ-low.gif简化逻辑图