ZHCSG67C March   2017  – June 2025 OPT3001-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 时序要求 #GUID-D86987F5-A9B7-4506-9858-90867D8ED8B3/SBOS6814062
    7. 5.7 典型特性
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1 人眼匹配度
      2. 6.3.2 自动满量程设置
      3. 6.3.3 中断运行、INT 引脚和中断报告机制
      4. 6.3.4 I2C 总线概述
        1. 6.3.4.1 串行总线地址
        2. 6.3.4.2 串行接口
    4. 6.4 器件功能模式
      1. 6.4.1 自动满标量程设置模式
      2. 6.4.2 中断报告机制模式
        1. 6.4.2.1 锁存窗口式比较模式
        2. 6.4.2.2 透明迟滞式比较模式
        3. 6.4.2.3 转换结束模式
        4. 6.4.2.4 转换结束和透明迟滞式比较模式
    5. 6.5 编程
      1. 6.5.1 写入和读取
        1. 6.5.1.1 高速 I2C 模式
        2. 6.5.1.2 通用广播复位命令
        3. 6.5.1.3 SMBus 警报响应
  8. 7 寄存器映射
    1. 7.1 内部寄存器
      1. 7.1.1 寄存器说明
        1. 7.1.1.1 结果寄存器（偏移 = 00h）
        2. 7.1.1.2 配置寄存器（偏移 = 01h）[复位 = C810h]
        3. 7.1.1.3 下限寄存器（偏移 = 02h）[复位 = C0000h]
        4. 7.1.1.4 上限寄存器（偏移 = 03h）[复位 = BFFFh]
        5. 7.1.1.5 制造商 ID 寄存器（偏移 = 7Eh）[复位 = 5449h]
        6. 7.1.1.6 器件 ID 寄存器（偏移 = 7Fh）[复位 = 3001h]
  9. 8 应用和实施
    1. 8.1 应用信息
      1. 8.1.1 电气接口
      2. 8.1.2 光学接口
    2. 8.2 典型应用
      1. 8.2.1 设计要求
      2. 8.2.2 详细设计过程
        1. 8.2.2.1 光机设计
        2. 8.2.2.2 暗窗选择和补偿
      3. 8.2.3 应用曲线
    3. 8.3 最佳设计实践
    4. 8.4 电源相关建议
    5. 8.5 布局
      1. 8.5.1 布局指南
      2. 8.5.2 布局示例
  10. 9 器件和文档支持
    1. 9.1 文档支持
      1. 9.1.1 相关文档
    2. 9.2 接收文档更新通知
    3. 9.3 支持资源
    4. 9.4 商标
    5. 9.5 静电放电警告
    6. 9.6 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息
    1. 11.1 焊接和处理建议
    2. 11.2 DNP (S-PDSO-N6) 机械制图
    3. 11.3 72

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

8.1.1 电气接口

电气接口非常简单，如图 8-1 所示。将 OPT3001-Q1 I2C SDA 和 SCL 引脚连接到应用处理器、微控制器或其他数字处理器的相同引脚。如果该数字处理器需要由 OPT3001-Q1 器件的相关事件产生中断，则将 INT 引脚连接到处理器的中断或通用 I/O 引脚。该中断有多种用途，包括向系统发出信号以从低功耗模式唤醒、在等待相关的环境光事件时处理其他任务、或向处理器发出警报以指明已准备好读取样片。在适用于数字通信的电源与 SDA 和 SCL 引脚之间连接上拉电阻器（因为这些电阻器具有开漏输出结构）。如果使用 INT 引脚，请将一个上拉电阻连接到 INT 引脚。这些上拉电阻器的典型阻值为 10kΩ。可以结合总线电容来优化电阻选择，以平衡系统速度、功率、抗噪性和其他要求。

节 8.4 部分讨论了电源和接地注意事项。

尽管 SDA 和 SCL 引脚电路中集成了峰值抑制功能，但应使用适当的布局实践来尽量减少进入通信线路的耦合量。一个可能引入噪声的来源是两条通信线路本身之间的电容耦合信号边沿。另一个可能引入噪声的来源是系统中存在的其他开关噪声源，尤其对于长通信线路而言。在嘈杂的环境中，将通信线路屏蔽可降低有害噪声耦合进入数字 I/O 线路而被错误解释的可能性。