ZHCSOE6 November   2023 LMR36500

PRODMIX  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 器件比较表
  6. 5 引脚配置和功能
  7. 6 规格
    1. 6.1 绝对最大额定值
    2. 6.2 ESD（商用）等级
    3. 6.3 建议运行条件
    4. 6.4 热性能信息
    5. 6.5 电气特性
    6. 6.6 系统特性
    7. 6.7 典型特性
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 使能、关断和启动
      2. 7.3.2 可调开关频率（通过 RT）
      3. 7.3.3 电源正常输出运行
      4. 7.3.4 内部 LDO、VCC UVLO 和 VOUT/FB 输入
      5. 7.3.5 自举电压和 VBOOT-UVLO（BOOT 端子）
      6. 7.3.6 输出电压选择
      7. 7.3.7 软启动和从压降中恢复
        1. 7.3.7.1 软启动
        2. 7.3.7.2 从压降中恢复
      8. 7.3.8 电流限制和短路
      9. 7.3.9 热关断
    4. 7.4 器件功能模式
      1. 7.4.1 关断模式
      2. 7.4.2 待机模式
      3. 7.4.3 工作模式
        1. 7.4.3.1 CCM 模式
        2. 7.4.3.2 自动模式 - 轻负载运行
          1. 7.4.3.2.1 二极管仿真
          2. 7.4.3.2.2 降频
        3. 7.4.3.3 FPWM 模式 - 轻负载运行
        4. 7.4.3.4 最短导通时间运行
        5. 7.4.3.5 压降
  9. 8 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 设计要求
      2. 8.2.2 详细设计过程
        1. 8.2.2.1  选择开关频率
        2. 8.2.2.2  设置输出电压
          1. 8.2.2.2.1 用于实现可调节输出的 VOUT/FB
        3. 8.2.2.3  电感器选型
        4. 8.2.2.4  输出电容器选型
        5. 8.2.2.5  输入电容器选型
        6. 8.2.2.6  CBOOT
        7. 8.2.2.7  VCC
        8. 8.2.2.8  CFF 选型
        9. 8.2.2.9  外部 UVLO
        10. 8.2.2.10 最高环境温度
      3. 8.2.3 应用曲线
    3. 8.3 优秀设计实践
    4. 8.4 电源建议
    5. 8.5 布局
      1. 8.5.1 布局指南
        1. 8.5.1.1 接地及散热注意事项
      2. 8.5.2 布局示例
  10. 9 器件和文档支持
    1. 9.1 器件支持
      1. 9.1.1 器件命名规则
    2. 9.2 文档支持
      1. 9.2.1 相关文档
    3. 9.3 接收文档更新通知
    4. 9.4 支持资源
    5. 9.5 商标
    6. 9.6 静电放电警告
    7. 9.7 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

7.3.3 电源正常输出运行

每当输出电压超出调节范围时，便可使用 LMR36500 的 PGOOD 引脚的电源正常功能来复位系统微处理器。该开漏输出在电流限值和热关断等器件故障条件下以及正常启动期间保持低电平。干扰滤波器可防止在输出电压的短时偏移（例如在线路和负载瞬态期间）时出现错误标志。持续时间少于 tRESET_FILTER 的输出电压偏移不会触发电源正常标志。通过参考图 8-23，可以更好地理解电源正常运行。表 7-2 提供了 PGOOD 运行的更详细的细目列表。此处，VPG-UV 被定义为 VOUT-Reg（目标稳压输出电压）的 PG-UV 调节版本，VPG-HYS 被定义为 VOUT-Reg 的 PG-HYS 调节版本，其中 PG-UV 和 PG-HYS 都列在节 6.5 中。在初始上电期间，从触发 VEN-VOUT 到电源正常标志为高电平之间的总延迟为 5ms（典型值）。该延迟仅在器件启动期间发生，在电源正常功能的任何其他正常运行期间不会发生。当 EN/UVLO 拉低时，电源正常标志输出也被强制为低电平。在 EN/UVLO 为低电平时，只要输入电压 VPG-VALID ≥ 1V（典型值），电源正常输出就保持有效。

电源正常输出方案包含一个开漏 N 沟道 MOSFET，需要一个外部上拉电阻连接到合适的逻辑电源。还可以根据需要通过适当的电阻器将电源正常输出方案上拉至 VCC 或 VOUT。如果不需要此功能，PGOOD 引脚可以保持开路或接地。将流入该引脚的电流限制为 ≤ 4mA。

GUID-3D06304C-AC09-4586-B6F8-2C2E87A6A5AD-low.gif图 7-5 电源正常运行（不包括 OV 事件）
表 7-2 PGOOD 的故障条件（拉至低电平）
故障条件启动 故障条件结束（在此之后，必须经过 tPGOOD_ACT 才能释放 PGOOD 输出）
VOUT < VPG-UV 且 t > tRESET_FILTER 稳压输出电压：
VPG-UV + VPG-HYS < VOUT < VPG-OV – VPG-HYS
VOUT > VPG-OV 且 t > tRESET_FILTER 稳压输出电压
TJ > TSD-R TJ < TSD-F 且稳压输出电压
EN < VEN-VOUT – VEN-HYST EN > VEN-VOUT 且稳压输出电压
VCC < VCC-UVLO – VCC-UVLO-HYST VCC > VCC-UVLO 且稳压输出电压