ZHCSXH8W September   2007  – October 2025 ISO7240C , ISO7240CF , ISO7240M , ISO7241C , ISO7241M , ISO7242C , ISO7242M

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1  绝对最大额定值
    2. 5.2  ESD 等级
    3. 5.3  建议运行条件
    4. 5.4  热性能信息
    5. 5.5  功率等级
    6. 5.6  绝缘规格
    7. 5.7  安全相关认证
    8. 5.8  安全限值
    9. 5.9  电气特性：VCC1 和 VCC2 为 5V 运行
    10. 5.10 电源电流特性：VCC1 和 VCC2 为 5V 运行
    11. 5.11 电气特性：VCC1 为 5V，VCC2 为 3.3V 运行
    12. 5.12 电源电流特性：VCC1 为 5V，VCC2 为 3.3V 运行
    13. 5.13 电气特性：VCC1 为 3.3V，VCC2 为 5V 运行
    14. 5.14 电源电流特性：VCC1 为 3.3V，VCC2 为 5V 运行
    15. 5.15 电气特性：VCC1 和 VCC2 为 3.3V 运行
    16. 5.16 电源电流特性：VCC1 和 VCC2 为 3.3V 运行
    17. 5.17 开关特性：VCC1 和 VCC2 为 5V 运行
    18. 5.18 开关特性：VCC1 为 5V，VCC2 为 3.3V 运行
    19. 5.19 开关特性：VCC1 为 3.3V 且 VCC2 为 5V 运行
    20. 5.20 开关特性：VCC1 和 VCC2 为 3.3V 运行
    21. 5.21 绝缘特性曲线
    22. 5.22 典型特性
  7. 6 参数测量信息
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
    4. 7.4 器件功能模式
      1. 7.4.1 器件 I/O 原理图
  9. 8 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 用于过程控制的隔离式数据采集系统
        1. 8.2.1.1 设计要求
        2. 8.2.1.2 详细设计过程
        3. 8.2.1.3 应用曲线
      2. 8.2.2 用于具有 16 个输入的模拟输入模块的隔离式 SPI
        1. 8.2.2.1 设计要求
        2. 8.2.2.2 详细设计过程
        3. 8.2.2.3 应用曲线
      3. 8.2.3 隔离式 RS-232 接口
        1. 8.2.3.1 设计要求
        2. 8.2.3.2 详细设计过程
        3. 8.2.3.3 应用曲线
    3. 8.3 电源相关建议
    4. 8.4 布局
      1. 8.4.1 布局指南
        1. 8.4.1.1 PCB 材料
      2. 8.4.2 布局示例
  10. 9 器件和文档支持
    1. 9.1 文档支持
      1. 9.1.1 相关文档
    2. 9.2 接收文档更新通知
    3. 9.3 支持资源
    4. 9.4 商标
    5. 9.5 静电放电警告
    6. 9.6 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

4 引脚配置和功能

ISO7240CF ISO7240C ISO7240M ISO7241C ISO7241M ISO7242C ISO7242M ISO7240CF DW 封装16 引脚 SOIC顶视图图 4-1 ISO7240CF DW 封装16 引脚 SOIC顶视图
ISO7240CF ISO7240C ISO7240M ISO7241C ISO7241M ISO7242C ISO7242M ISO7241C DW 封装16 引脚 SOIC顶视图图 4-3 ISO7241C DW 封装16 引脚 SOIC顶视图
ISO7240CF ISO7240C ISO7240M ISO7241C ISO7241M ISO7242C ISO7242M ISO7240C DW 封装16 引脚 SOIC顶视图图 4-2 ISO7240C DW 封装16 引脚 SOIC顶视图
ISO7240CF ISO7240C ISO7240M ISO7241C ISO7241M ISO7242C ISO7242M ISO7242C DW 封装16 引脚 SOIC顶视图图 4-4 ISO7242C DW 封装16 引脚 SOIC顶视图
表 4-1 引脚功能
引脚 类型(1) DESCRIPTION3
名称 编号
ISO7240CF ISO7240C
 ISO7241C
 ISO7242C
CTRL 10 — — — I 失效防护输出控制。当 DISABLE 为高电平或 VCC1 断电时，输出状态由 CTRL 引脚确定。当 CTRL 为高电平或开路时，输出为高电平；当 CTRL 为低电平时，输出为低电平。
DISABLE 7 — — — I 输入禁用。当 DISABLE 为高电平时，禁用所有输入引脚；当 DISABLE 为低电平或开路时，启用所有输入引脚。
EN — 10 — — I 输出使能。当 EN 为高电平或开路时，启用所有输出引脚，当 EN 为低电平时，禁用所有输出引脚。
EN1 — — 7 7 I 输出使能 1。EN1 为高电平或开路时，启用 1 侧的输出引脚；当 EN1 为低电平时，禁用 1 侧的输出引脚。
EN2 — — 10 10 I 输出使能 2。EN2 为高电平或开路时，启用 2 侧的输出引脚；当 EN2 为低电平时，禁用 2 侧的输出引脚。
GND1 2、8 2、8 2、8 2、8 — VCC1 的接地连接
GND2 9、15 9、15 9、15 9、15 — VCC2 的接地连接
INA 3 3 3 3 I 输入，通道 A
INB 4 4 4 4 I 输入，通道 B
INC 5 5 5 12 I 输入，通道 C
IND 6 6 11 11 I 输入，通道 D
NC — 7 — — — 无连接引脚悬空且无内部连接
OUTA 14 14 14 14 O 输出，通道 A
OUTB 13 13 13 13 O 输出，通道 B
OUTC 12 12 12 5 O 输出，通道 C
OUTD 11 11 6 6 O 输出，通道 D
VCC1 1 1 1 1 — 电源，VCC1
VCC2 16 16 16 16 — 电源，VCC2
(1) I = 输入；O = 输出