ZHCSYY6 September   2025 DS160PR410-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 直流电气特性
    6. 5.6 高速电气特性
    7. 5.7 SMBUS/I2C 计时特点
    8. 5.8 典型特性
    9. 5.9 典型抖动特性
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1 线性均衡
      2. 6.3.2 平坦增益
      3. 6.3.3 接收器检测状态机
      4. 6.3.4 交叉点
    4. 6.4 器件功能模式
      1. 6.4.1 工作 PCIe 模式
      2. 6.4.2 线性均衡器（缓冲器）模式
      3. 6.4.3 待机模式
    5. 6.5 编程
      1. 6.5.1 引脚模式
        1. 6.5.1.1 五电平控制输入
      2. 6.5.2 SMBus/I2C 寄存器控制接口
        1. 6.5.2.1 共享寄存器
        2. 6.5.2.2 通道寄存器
      3. 6.5.3 SMBus/I 2 C 控制器模式配置（EEPROM 自加载）
  8. 7 应用和实施
    1. 7.1 应用信息
    2. 7.2 典型应用
      1. 7.2.1 x4 通道配置
        1. 7.2.1.1 设计要求
        2. 7.2.1.2 详细设计过程
        3. 7.2.1.3 应用曲线
    3. 7.3 电源相关建议
    4. 7.4 布局
      1. 7.4.1 布局指南
      2. 7.4.2 布局示例
  9. 8 器件和文档支持
    1. 8.1 文档支持
      1. 8.1.1 相关文档
    2. 8.2 接收文档更新通知
    3. 8.3 支持资源
    4. 8.4 商标
    5. 8.5 静电放电警告
    6. 8.6 术语表
  10. 9 修订历史记录
  11. 10机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

4 引脚配置和功能

DS160PR410-Q1 RGF 封装，40 引脚 VQFN（俯视图）图 4-1 RGF 封装，40 引脚 VQFN（俯视图）
表 4-1 引脚功能
引脚 类型(1) 说明
名称 编号
控制接口
READ_ENn 14 I，3.3V LVCMOS 在 SMBus/I2C 控制器模式下：
器件上电后，当该引脚为低电平时，这会启动 SMBus / I2C 控制器模式 EEPROM 读取功能。EEPROM 读取完成后（通过将 DONEn 置为低电平进行指示），该引脚可保持低电平，以保障器件正常运行。在 EEPROM 加载过程中，器件的信号路径被禁用。
在 SMBus/I2C 目标模式和引脚模式下：
在这些模式下，不使用引脚。引脚可以保持悬空。该引脚具有 1MΩ 内部弱下拉电阻。
EQ0/ADDR0 15 I，5 电平 在引脚模式下：
设置 表 6-1 中提供的接收器线性均衡 (CTLE) 增强。只在器件上电时对这些引脚进行采样。
在 SMBus/I2C 模式下：
按照 表 6-5 中的说明设置 SMBus/I2C 目标地址。只在器件加电时对这些引脚进行采样。
EQ1/ADDR1 16 I，5 电平
模式 17 I，5 电平 设置器件控制配置模式。表 6-4 中提供的 5 电平 IO 引脚。该引脚可以在器件上电或正常运行模式下使用。
L0：引脚模式 – 器件控制配置仅由 strap 配置引脚完成。
L1：SMBus/I2C 控制器模式 - 从外部 EEPROM 读取器件控制配置。在 DS160PR410-Q1 成功从 EEPROM 读取数据后，芯片会将 DONEn 引脚驱动为低电平。在 EEPROM 读取之前、读取期间或读取之后，SMBus/I2C 目标功能在该模式下可用。请注意，在 EEPROM 读取期间，如果外部 SMBus/I2C 主模式希望访问 DS160PR410-Q1 寄存器，则必须支持仲裁。
L2：SMBus/I2C 目标模式 – 器件控制配置由外部 SMBus/I2C 控制器完成。
L3 和 L4（悬空）：保留 – TI 内部测试模式。
RX_DET/SCL 18 I，5 电平 / I/O、3.3V LVCMOS，漏极开路 在引脚模式下：
按照 表 6-3 中提供的方式设置接收器检测状态机选项。仅在器件上电时对引脚进行采样。
在 SMBus/I2C 模式下：
3.3V SMBus/I2C 时钟。根据 SMBus/I2C 接口标准，需要外部 1kΩ 至 5kΩ 上拉电阻。
GAIN / SDA 19 I，5 电平 / I/O、3.3V LVCMOS，漏极开路 在引脚模式下：
从器件输入端到输出端的平坦增益（直流和交流）。仅在器件上电时对引脚进行采样。
在 SMBus/I2C 模式下：
3.3V SMBus/I2C 数据。根据 SMBus/I2C 接口标准，需要外部 1kΩ 至 5kΩ 上拉电阻。
SEL 34 I，3.3V LVCMOS 引脚选择交叉点多路复用器路径。在所有器件控制模式下均有效。59kΩ 内部下拉电阻。注意：切换时，该引脚还会触发 PCIe RX 检测状态机。对于没有多路复用功能的 PCIe 转接驱动器用例，将引脚保持未连接状态。低：直接数据路径 – RX[0/1/2/3][P/N] 通过转接驱动器连接到 TX[0/1/2/3][P/N]。高：交叉数据路径 – RX[0/1/2/3][P/N] 通过转接驱动器连接到 TX[1/0/3/2][P/N]。
PD 38 I，3.3V LVCMOS 控制转接驱动器运行状态的 2 级逻辑。在所有器件控制模式下均有效。该引脚具有 1MΩ 内部弱下拉电阻。切换时，该引脚会触发 PCIe Rx 检测状态机。
高电平：断电
低电平：上电、正常运行
DONEn 39 O、3.3V 开漏 在 SMBus/I2C 控制器模式下：
指示有效 EEPROM 寄存器加载操作完成。操作所需的外部上拉电阻，例如 4.7kΩ。
高电平：外部 EEPROM 加载失败或未完成
低电平：外部 EEPROM 加载成功并完成
在 SMBus/I2C 目标/引脚模式下：
该输出为高阻态。该引脚可以悬空。
数据接口
TX3N 1 O 用于 100Ω 差分驱动器输出的反相引脚。通道 3。
TX3P 2 O 用于 100Ω 差分驱动器输出的非反相引脚。通道 3。
TX2N 4 O 用于 100Ω 差分驱动器输出的反相引脚。通道 2。
TX2P 5 O 用于 100Ω 差分驱动器输出的非反相引脚。通道 2。
TX1N 8 O 用于 100Ω 差分驱动器输出的反相引脚。通道 1。
TX1P 9 O 用于 100Ω 差分驱动器输出的非反相引脚。通道 1。
TX0N 11 O 用于 100Ω 差分驱动器输出的反相引脚。通道 0。
TX0P 12 O 用于 100Ω 差分驱动器输出通道 0 的非反相引脚。
RX0P 21 I 均衡器的非反相差分输入。从引脚到内部 CM 偏置电压的集成式 50Ω 终端电阻器。通道 0。
RX0N 22 I 均衡器的反相差分输入。从引脚到内部 CM 偏置电压的集成式 50Ω 终端电阻器。通道 0。
RX1P 24 I 均衡器的非反相差分输入。从引脚到内部 CM 偏置电压的集成式 50Ω 终端电阻器。通道 1。
RX1N 25 I 均衡器的反相差分输入。从引脚到内部 CM 偏置电压的集成式 50Ω 终端电阻器。通道 1。
RX2P 28 I 均衡器的非反相差分输入。从引脚到内部 CM 偏置电压的集成式 50Ω 终端电阻器。通道 2。
RX2N 29 I 均衡器的反相差分输入。从引脚到内部 CM 偏置电压的集成式 50Ω 终端电阻器。通道 2。
RX3P 31 I 均衡器的非反相差分输入。从引脚到内部 CM 偏置电压的集成式 50Ω 终端电阻器。通道 3。
RX3N 32 I 均衡器的反相差分输入。从引脚到内部 CM 偏置电压的集成式 50Ω 终端电阻器。通道 3。
电源、其他
GND EP、3、10、13、20、23、30、33、40 G 器件的接地基准。
EP：QFN 封装底部的外露焊盘。这用作器件的 GND 回路。EP 必须通过低电阻路径连接到一个或多个接地平面。过孔阵列提供到 GND 的低阻抗路径。EP 还改善了散热性能。
VCC 6、7、26、27 P 电源引脚。VCC = 3.3V ±10%。该器件的 VCC 引脚应通过一个低电阻路径与电路板的 VCC 平面相连。在每个 VCC 引脚附近安装一个去耦电容连接至 GND。
NC 35、36、37 - 无连接。保持悬空。
(1) I = 输入，O = 输出，P = 电源，G = 接地