ZHCSYY6 September 2025 DS160PR410-Q1
PRODUCTION DATA
| 参数 | 测试条件 | 最小值 | 典型值 | 最大值 | 单位 | |
|---|---|---|---|---|---|---|
| 目标模式 | ||||||
| tSP | 必须由输入滤波器进行 抑制的尖峰脉冲宽度 |
50 | ns | |||
| tHD-STA | (重复)启动条件后的保持时间。 在此周期后,生成第一个 时钟脉冲 |
0.6 | µs | |||
| tLOW | SCL 时钟的低电平周期 | 1.3 | µs | |||
| THIGH | SCL 时钟的高电平周期 | 0.6 | µs | |||
| tSU-STA | 重复启动条件的 建立时间 |
0.6 | µs | |||
| tHD-DAT | 数据保持时间 | 0 | µs | |||
| TSU-DAT | 数据设置时间 | 0.1 | µs | |||
| tr | SDA 和 SCL 信号的上升时间 | 上拉电阻器 = 4.7kΩ、Cb = 10pF | 120 | ns | ||
| tf | SDA 和 SCL 信号的下降时间 | 上拉电阻器 = 4.7kΩ、Cb = 10pF | 2 | ns | ||
| tSU-STO | STOP 条件的建立时间 | 0.6 | µs | |||
| tBUF | STOP 与 START 条件之间的 总线空闲时间 |
1.3 | µs | |||
| tVD-DAT | 数据有效时间 | 0.9 | µs | |||
| tVD-ACK | 数据有效确认时间 | 0.9 | µs | |||
| Cb | 每个总线的容性负载 | 400 | pF | |||
| 控制器模式 | ||||||
| fSCL-M | SCL 时钟频率 | 303 | kHz | |||
| tLOW-M | SCL 低电平时间 | 1.90 | µs | |||
| THIGH-M | SCL 高电平周期 | 1.40 | µs | |||
| tSU-STA-M | 重复启动条件的 建立时间 |
2 | µs | |||
| tHD-STA-M | (重复)启动条件后的保持时间。 在此周期后,生成第一个 时钟脉冲 |
1.5 | µs | |||
| TSU-DAT-M | 数据设置时间 | 1.4 | µs | |||
| tHD-DAT-M | 数据保持时间 | 0.5 | µs | |||
| tR-M | SDA 和 SCL 信号的上升时间 | 上拉电阻器 = 4.7kΩ、Cb = 10pF | 120 | ns | ||
| TF-M | SDA 和 SCL 信号的下降时间 | 上拉电阻器 = 4.7kΩ、Cb = 10pF | 2 | ns | ||
| tSU-STO-M | 停止条件建立时间 | 1.5 | µs | |||
| EEPROM 时序 | ||||||
| TEEPROM | EEPROM 配置加载时间 | 在 READ_ENn 置为有效后使 DONEn 有效的时间。 | 7.5 | ms | ||
| TPOR | 首次 SMBus 访问所需的时间 | 电源在初始斜坡后稳定。包括初始上电复位时间。 | 50 | ms | ||