ZHCSN93A March   2023  – January 2025 DRV8952

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 典型特性
  7. 6 详细说明
    1. 6.1  概述
    2. 6.2  功能方框图
    3. 6.3  特性说明
    4. 6.4  独立半桥运行
    5. 6.5  电流检测和调节
      1. 6.5.1 电流检测和反馈
      2. 6.5.2 使用外部电阻器进行电流检测
      3. 6.5.3 电流调节
    6. 6.6  电荷泵
    7. 6.7  线性稳压器
    8. 6.8  VCC 电压电源
    9. 6.9  逻辑电平引脚图
    10. 6.10 保护电路
      1. 6.10.1 VM 欠压锁定 (UVLO)
      2. 6.10.2 VCP 欠压锁定 (CPUV)
      3. 6.10.3 逻辑电源上电复位 (POR)
      4. 6.10.4 过流保护 (OCP)
      5. 6.10.5 热关断 (OTSD)
      6. 6.10.6 nFAULT 输出
      7. 6.10.7 故障条件汇总
    11. 6.11 器件功能模式
      1. 6.11.1 睡眠模式 (nSLEEP = 0)
      2. 6.11.2 工作模式
      3. 6.11.3 nSLEEP 复位脉冲
      4. 6.11.4 功能模式汇总
  8. 7 应用和实施
    1. 7.1 应用信息
      1. 7.1.1 驱动螺线管负载
        1. 7.1.1.1 螺线管驱动器典型应用
        2. 7.1.1.2 热计算
          1. 7.1.1.2.1 功率损耗计算
          2. 7.1.1.2.2 结温估算
        3. 7.1.1.3 应用性能曲线图
      2. 7.1.2 驱动步进电机
        1. 7.1.2.1 步进驱动器典型应用
        2. 7.1.2.2 功率损耗计算
        3. 7.1.2.3 结温估算
      3. 7.1.3 驱动有刷直流电机
        1. 7.1.3.1 有刷直流驱动器典型应用
        2. 7.1.3.2 功率损耗计算
        3. 7.1.3.3 结温估算
        4. 7.1.3.4 驱动单个有刷直流电机
      4. 7.1.4 驱动热电冷却器 (TEC)
      5. 7.1.5 驱动无刷直流电机
    2. 7.2 电源相关建议
      1. 7.2.1 大容量电容
      2. 7.2.2 电源
    3. 7.3 布局
      1. 7.3.1 布局指南
      2. 7.3.2 PCB 材料推荐
      3. 7.3.3 散热注意事项
  9. 8 封装散热注意事项
    1. 8.1 DDW 封装
      1. 8.1.1 热性能
        1. 8.1.1.1 稳态热性能
        2. 8.1.1.2 瞬态热性能
  10. 9 器件和文档支持
    1. 9.1 相关文档
    2. 9.2 接收文档更新通知
    3. 9.3 支持资源
    4. 9.4 商标
    5. 9.5 静电放电警告
    6. 9.6 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息
    1. 11.1 卷带封装信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

7.1.5 驱动无刷直流电机

DRV8952 还可用于驱动三相无刷直流 (BLDC) 电机。DRV8952 支持对驱动 BLDC 电机所需的三个相位进行独立控制。通过将相应的 EN 引脚接地，可在驱动 BLDC 电机时禁用 DRV8952 的四个半桥中的一个。图 7-10 展示了 DRV8952 驱动 BLDC 电机的原理图。

DRV8952 使用 DRV8952 驱动 BLDC 电机图 7-10 使用 DRV8952 驱动 BLDC 电机

驱动 BLDC 电机所需的三个半桥可由六路输入控制，即 EN1、EN2、EN3 和 IN1、IN2、IN3。

  • 当 EN1 为低电平时，OUT1 变为高阻抗，这样，电流可流经高侧和低侧 FET 的内部体二极管。

  • 当 EN1 为高电平且 IN1 为低电平时，OUT1 被驱动为低电平（低侧 FET 被启用）。

  • 当 EN1 为高电平且 IN1 为高电平时，OUT1 被驱动为高电平（高侧 FET 被启用）。

  • 同样，OUT2 和 OUT3 也是如此。

  • EN4 可以接地，从而永久禁用 OUT4。

必须在输出引脚后连接至少 30nH 至 100nH 的电感或铁氧体磁珠。这将有助于防止由于通道间的不匹配（例如，工艺变化、不对称的 PCB 布局布线等）造成的任何击穿。

DDW 封装的 IPROPI 引脚输出的电流与流经每个半桥的高侧 FET 的电流成正比。最大额定电流下的 IPROPI 输出精度为 5%。

IPROPI = IHS × AIPROPI

应将每个 IPROPI 引脚连接至一个接地的外部电阻器 (RIPROPI)，从而在 IPROPI 引脚上产生一个比例电压 (VIPROPI)。这样即可使用标准模数转换器 (ADC) 将负载电流作为 RIPROPI 电阻器两端的压降进行测量。

VIPROPI = IPROPI × RIPROPI

如果对电流检测精度有更高的要求或用于 PWP 封装，可以在 PGND 引脚和系统地之间放置外部检测电阻。外部检测电阻两端的压降不应超过 300mV。