ZHCSG08F October   2016  – June 2026 DRV8702-Q1 , DRV8703-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
    1.     引脚功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 SPI 时序要求
    7. 5.7 开关特性
    8.     15
    9. 5.8 典型特性
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1  电桥控制
        1. 6.3.1.1 逻辑表
      2. 6.3.2  MODE 引脚
      3. 6.3.3  nFAULT 引脚
      4. 6.3.4  电流调节
      5. 6.3.5  放大器输出 (SO)
        1. 6.3.5.1 SO 采样保持操作
      6. 6.3.6  PWM 电机栅极驱动器
        1. 6.3.6.1 米勒电荷 (QGD)
      7. 6.3.7  IDRIVE 引脚（仅限 DRV8702-Q1）
      8. 6.3.8  死区时间
      9. 6.3.9  传播延迟
      10. 6.3.10 过流 VDS 监测器
      11. 6.3.11 VDS 引脚（仅限 DRV8702-Q1）
      12. 6.3.12 电荷泵
      13. 6.3.13 栅极驱动钳位
      14. 6.3.14 保护电路
        1. 6.3.14.1 VM 欠压锁定 (UVLO2)
        2. 6.3.14.2 逻辑欠压 (UVLO1)
        3. 6.3.14.3 VCP 欠压锁定 (CPUV)
        4. 6.3.14.4 过流保护 (OCP)
        5. 6.3.14.5 栅极驱动器故障 (GDF)
        6. 6.3.14.6 热关断 (TSD)
        7. 6.3.14.7 看门狗故障（WDFLT，仅限 DRV8703-Q1）
        8. 6.3.14.8 反向电源保护
      15. 6.3.15 硬件接口
        1. 6.3.15.1 IDRIVE（6 电平输入）
        2. 6.3.15.2 VDS（6 电平输入）
    4. 6.4 器件功能模式
    5. 6.5 编程
      1. 6.5.1 SPI 通信
        1. 6.5.1.1 串行外设接口 (SPI)
        2. 6.5.1.2 SPI 格式
  8. 7 寄存器映射
  9. 8 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 设计要求
      2. 8.2.2 详细设计过程
        1. 8.2.2.1 外部 FET 选型
        2. 8.2.2.2 IDRIVE 配置
        3. 8.2.2.3 VDS 配置
        4. 8.2.2.4 电流斩波配置
      3. 8.2.3 应用曲线
  10. 9 电源相关建议
    1. 9.1 确定大容量电容器的大小
  11. 10布局
    1. 10.1 布局指南
    2. 10.2 布局示例
  12. 11器件和文档支持
    1. 11.1 文档支持
      1. 11.1.1 相关文档
    2. 11.2 接收文档更新通知
    3. 11.3 支持资源
    4. 11.4 商标
    5. 11.5 静电放电警告
    6. 11.6 术语表
  13. 12修订历史记录
  14. 13机械、封装和可订购信息

封装选项

请参考 PDF 数据表获取器件具体的封装图。

机械数据 (封装 | 引脚)
  • RHB|32
散热焊盘机械数据 (封装 | 引脚)
订购信息

6.3.14.2 逻辑欠压 (UVLO1)

如果 VM 引脚上的电压低于逻辑欠压阈值电压 (VUVLO1)，则内部逻辑将复位。当 VM 电压升至高于 UVLO1 阈值时，将恢复运行。在该状态期间，nFAULT 引脚为逻辑低电平，因为它会在发生 VM 欠压状况时被拉低。将 VM 电压降至该欠压阈值以下会复位 SPI 设置。