ZHCSLL4A December   2021  – December 2025 DP83TC814R-Q1 , DP83TC814S-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 器件比较表
  6. 5 引脚配置和功能
  7. 6 规格
    1. 6.1 绝对最大额定值
    2. 6.2 ESD 等级
    3. 6.3 建议运行条件
    4. 6.4 热性能信息
    5. 6.5 电气特性
    6. 6.6 时序要求
    7. 6.7 时序图
    8. 6.8 典型特性
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 诊断工具套件
        1. 7.3.1.1 信号质量指示器
        2. 7.3.1.2 静电放电检测
        3. 7.3.1.3 时域反射法
        4. 7.3.1.4 电压感测
        5. 7.3.1.5 BIST 和环回模式
          1. 7.3.1.5.1 数据生成器和校验器
          2. 7.3.1.5.2 xMII 环回
          3. 7.3.1.5.3 PCS 环回
          4. 7.3.1.5.4 数字环回
          5. 7.3.1.5.5 模拟环回
          6. 7.3.1.5.6 反向环回
      2. 7.3.2 合规性测试模式
        1. 7.3.2.1 测试模式 1
        2. 7.3.2.2 测试模式 2
        3. 7.3.2.3 测试模式 4
        4. 7.3.2.4 测试模式 5
    4. 7.4 器件功能模式
      1. 7.4.1 断电
      2. 7.4.2 复位
      3. 7.4.3 待机
      4. 7.4.4 正常
      5. 7.4.5 媒体相关接口
        1. 7.4.5.1 100BASE-T1 主模式和 100BASE-T1 从模式配置
        2. 7.4.5.2 自动极性检测和校正
        3. 7.4.5.3 Jabber 检测
        4. 7.4.5.4 交错检测
      6. 7.4.6 MAC 接口
        1. 7.4.6.1 媒体独立接口
        2. 7.4.6.2 简化媒体独立接口
        3. 7.4.6.3 简化千兆位媒体独立接口
        4. 7.4.6.4 串行千兆位媒体独立接口
      7. 7.4.7 串行管理接口
        1. 7.4.7.1 直接寄存器访问
        2. 7.4.7.2 扩展寄存器空间访问
        3. 7.4.7.3 写入操作（无后增量）
        4. 7.4.7.4 读取操作（无后增量）
        5. 7.4.7.5 写入操作（有后增量）
        6. 7.4.7.6 读取操作（有后增量）
    5. 7.5 编程
      1. 7.5.1 搭接配置
      2. 7.5.2 LED 配置
      3. 7.5.3 PHY 地址配置
  9. 8 寄存器映射
    1. 8.1 寄存器访问汇总
    2. 8.2 DP83TC814 寄存器
  10. 9 应用和实施
    1. 9.1 应用信息
    2. 9.2 典型应用
      1. 9.2.1 设计要求
        1. 9.2.1.1 物理媒体连接
          1. 9.2.1.1.1 共模扼流圈建议
      2. 9.2.2 详细设计过程
      3. 9.2.3 应用曲线
    3. 9.3 电源相关建议
    4. 9.4 布局
      1. 9.4.1 布局指南
        1. 9.4.1.1 信号布线
        2. 9.4.1.2 返回路径
        3. 9.4.1.3 金属浇注
        4. 9.4.1.4 PCB 层堆叠
      2. 9.4.2 布局示例
  11. 10器件和文档支持
    1. 10.1 接收文档更新通知
    2. 10.2 支持资源
    3. 10.3 商标
    4. 10.4 静电放电警告
    5. 10.5 术语表
  12. 11修订历史记录
  13. 12机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)

9.2.1 设计要求

对于这些典型应用，请使用下表中的设计参数。请参阅电源相关建议部分，详细了解连接图。

表 9-1 设计参数
设计参数 示例值
VDDIO 1.8V、2.5V 或 3.3V
VDDMAC 1.8V、2.5V 或 3.3V
VDDA 3.3V
去耦电容器 VDDIO(2)(3) 0.01μF
（可选）VDDIO(3) 铁氧体磁珠 100MHz 时为 1kΩ (BLM18KG601SH1D)
去耦电容器 VDDMAC(2) 0.01μF、0.47μF
VDDMAC 铁氧体磁珠 100MHz 时为 1kΩ (BLM18KG601SH1D)
去耦电容器 VDDA(2) 0.01μF、0.47μF
（可选）VDDA 铁氧体磁珠 100MHz 时为 1kΩ (BLM18KG601SH1D)
去耦电容

VDDA（引脚 7）

 0.1μF
直流阻断电容器 (2) 0.1μF
共模扼流圈 200μH
共模终端电阻器 (1) 1kΩ
MDI 耦合电容器 (2) 4.7nF
ESD 分流器 (2) 100kΩ
基准时钟 25MHz
(1) 建议使用容差为 1% 的组件。
(2) 建议使用容差为 10% 的组件。
(3) 如果 VDDIO 与 VDDMAC 分开，则在 VDDIO 上便需要额外的铁氧体磁珠和 0.47μF 电容器。