ZHCSE90A September   2015  – October 2015 DLPC910

PRODUCTION DATA.  

  1. 特性
  2. 应用
  3. 说明
  4. 修订历史记录
  5. Pin Configuration and Functions
  6. Specifications
    1. 6.1 Absolute Maximum Ratings
    2. 6.2 ESD Ratings
    3. 6.3 Recommended Operating Conditions
    4. 6.4 Thermal Information
    5. 6.5 Electrical Characteristics
    6. 6.6 Timing Requirements
  7. Detailed Description
    1. 7.1 Overview
    2. 7.2 Functional Block Diagram
    3. 7.3 Feature Description
      1. 7.3.1  Input LVDS Interface
      2. 7.3.2  Data Clock
      3. 7.3.3  Data Valid
      4. 7.3.4  Interface Training
      5. 7.3.5  Row and Block Interface
        1. 7.3.5.1 Row Mode
        2. 7.3.5.2 Block Mode
      6. 7.3.6  Control Interface
        1. 7.3.6.1 Complement Data
        2. 7.3.6.2 North South Flip
        3. 7.3.6.3 Watchdog
        4. 7.3.6.4 DMD Power Down
        5. 7.3.6.5 Load4
          1. 7.3.6.5.1 Load4 Row Addressing
          2. 7.3.6.5.2 Load4 Block Clears
      7. 7.3.7  Status Interface
        1. 7.3.7.1 ECP2 Finished
        2. 7.3.7.2 Initialization Active
        3. 7.3.7.3 Reset Active
        4. 7.3.7.4 DMD_IRQ
        5. 7.3.7.5 LED Indicators
          1. 7.3.7.5.1 VLED0
          2. 7.3.7.5.2 VLED1
      8. 7.3.8  Reset and System Clock
        1. 7.3.8.1 Controller Reset
        2. 7.3.8.2 Main Oscillator Clock
      9. 7.3.9  I2C Interface
        1. 7.3.9.1 Configuration Pins
        2. 7.3.9.2 Communications Interface
          1. 7.3.9.2.1 Command Format
      10. 7.3.10 DMD Interface
        1. 7.3.10.1 DDC_DOUT
        2. 7.3.10.2 DDC_SCTRL
        3. 7.3.10.3 DDC_DCLKOUT
        4. 7.3.10.4 DMD Reset Interface
          1. 7.3.10.4.1 Mirror Reset Control
        5. 7.3.10.5 Enable and Interrupt Signals
        6. 7.3.10.6 Serial Control Port
      11. 7.3.11 Flash PROM Interface
        1. 7.3.11.1 JTAG Interface
        2. 7.3.11.2 PGM Interface
    4. 7.4 Device Functional Modes
      1. 7.4.1 DMD Row Operation
        1. 7.4.1.1 Data and Command Write Cycle
      2. 7.4.2 Block Mode Operation
      3. 7.4.3 Block Clear
      4. 7.4.4 Mirror Clocking Pulse
      5. 7.4.5 DMD Array Subset
      6. 7.4.6 Global Mirror Clocking Pulse Consideration
    5. 7.5 Register Map
      1. 7.5.1 Register Table Overview
        1. 7.5.1.1  DESTOP_INTERRUPT Register
        2. 7.5.1.2  MAIN_STATUS Register
        3. 7.5.1.3  DESTOP_CAL Register
        4. 7.5.1.4  DESTOP_DMD_ID_REG Register
        5. 7.5.1.5  DESTOP_CATBITS_REG Register
        6. 7.5.1.6  DESTOP_VERSION Register
        7. 7.5.1.7  DESTOP_RESET_REG Register
        8. 7.5.1.8  DESTOP_INFIFO_STATUS Register
        9. 7.5.1.9  DESTOP_BUS_SWAP Register
        10. 7.5.1.10 DESTOP_DMDCTRL Register
        11. 7.5.1.11 DESTOP_BIT_FLIP Register
  8. Application and Implementation
    1. 8.1 Application Information
    2. 8.2 Typical Application
      1. 8.2.1 High Speed Lithography Application
        1. 8.2.1.1 Design Requirements
        2. 8.2.1.2 Detailed Design Procedure
        3. 8.2.1.3 Application Curves
  9. Power Supply Recommendations
    1. 9.1 Power Supply Distribution and Requirements
    2. 9.2 Power Down Sequence
  10. 10Layout
    1. 10.1 Layout Guidelines
      1. 10.1.1 PCB Design Standards
      2. 10.1.2 Signal Layers
      3. 10.1.3 General PCB Routing
        1. 10.1.3.1 Trace Minimum Spacing
        2. 10.1.3.2 Trace Widths and Lengths
          1. 10.1.3.2.1 LVDS Output Bus Skew
        3. 10.1.3.3 Trace Impedance and Routing Priority
      4. 10.1.4 Power and Ground Planes
      5. 10.1.5 Power Vias
      6. 10.1.6 Decoupling
      7. 10.1.7 Flex Connector Plating
    2. 10.2 Layout Example
  11. 11器件和文档支持
    1. 11.1 器件支持
      1. 11.1.1 器件命名规则
      2. 11.1.2 器件标记
    2. 11.2 文档支持
      1. 11.2.1 相关文档 
    3. 11.3 社区资源
    4. 11.4 商标
    5. 11.5 静电放电警告
    6. 11.6 Glossary
  12. 12机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

1 特性

  • 用于确保 DLP9000XFLS DMD 可靠运行
  • 400MHz 和 480MHz 两种用户可选的输入时钟速率
  • 对于持续输入数据流,像素数据速率大于 61 千兆位/秒
  • 支持最高可达 15kHz 的高速二进制模式速率
  • 采用调制照明后的 8 位灰度模式速率高达 1.8kHz
  • 64 位 2x LVDS 数据总线接口
  • 支持随机 DMD 行寻址和 Load4 装载
  • 与多种用户定义的应用处理器或现场可编程门阵列 (FPGA) 兼容
  • 用于通用控制和状态查询的集成 I2C 接口

2 应用

  • 平版印刷
    • 直接成像
    • 平板显示器
    • 印刷电路板制造
  • 工业
    • 3D 打印
    • 用于机器视觉的 3D 扫描仪
    • 质量控制
  • 显示器
    • 3D 成像
    • 增强现实和信息覆盖

3 说明

DLPC910 器件用于确保 DLP9000XFLS DMD 的可靠运行。 该器件是 DLP® 芯片组中性能最高的芯片之一。

DLPC910 为 DLP9000XFLS DMD 提供一个高速数据和控制接口,以实现高达 15kHz 的二进制模式速率。 如此快速的模式速率使得 DLP 技术力压同类其他空间照明调制器脱颖而出,并且可满足客户设备对于快速、精确和可编程光源控制功能的需求,从而使客户获得战略性优势。 DLPC910 为 DMD 提供所需的镜时钟脉冲和时序信息。 DLPC910 器件具备独特的功能和价值,非常适合为各种平版印刷、工业和高级显示应用提供支持。

在基于 DLP 的电子解决方案中,从 DLPC910 输入端口到被投影图像的图像数据是 100% 数字化的数据。 图像始终保持数字格式,永远不会转换为模拟信号。 DLPC910 会处理数字输入图像并将数据转换为 DMD 所需的图像格式,以确保正确显示。 DMD 随后会将光线导向载入 DMD 中的像素数据所确定的位置。

关于 DLPC910 的完整电气和机械规范,请参见 Virtex®-5 产品规范 (www.xilinx.com)。

器件信息(1)

器件型号 封装 封装尺寸(标称值)
DLPC910 FCBGA (676) 27.00mm × 27.00mm
  1. 要了解所有可用封装,请见数据表末尾的可订购产品附录。

典型应用图

DLPC910 simp_sche_dlps064.gif