ZHCS385D June   2013  – February 2024 CDCE913-Q1 , CDCEL913-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 Device Comparison
  6. 5 Pin Configuration and Functions
  7. 6 Specifications
    1. 6.1 Absolute Maximum Ratings
    2. 6.2 ESD Ratings
    3. 6.3 Recommended Operating Conditions
    4. 6.4 Thermal Information
    5. 6.5 Electrical Characteristics
    6. 6.6 Timing Requirements
    7. 6.7 Typical Characteristics
  8. 7 Parameter Measurement Information
  9. 8 Detailed Description
    1. 8.1 Overview
    2. 8.2 Functional Block Diagram
    3. 8.3 Feature Description
      1. 8.3.1 Control Terminal Configuration
      2. 8.3.2 Default Device Configuration
      3. 8.3.3 I2C Serial Interface
      4. 8.3.4 Data Protocol
    4. 8.4 Device Functional Modes
      1. 8.4.1 SDA and SCL Hardware Interface
    5. 8.5 Programming
  10. 9 Application and Implementation
    1. 9.1 Application Information
    2. 9.2 Typical Application
      1. 9.2.1 Design Requirements
      2. 9.2.2 Detailed Design Procedure
        1. 9.2.2.1 Spread-Spectrum Clock (SSC)
        2. 9.2.2.2 PLL Frequency Planning
        3. 9.2.2.3 Crystal Oscillator Start-Up
        4. 9.2.2.4 Frequency Adjustment With Crystal Oscillator Pulling
        5. 9.2.2.5 Unused Inputs and Outputs
        6. 9.2.2.6 Switching Between XO and VCXO Mode
      3. 9.2.3 Application Curves
    3. 9.3 Power Supply Recommendations
    4. 9.4 Layout
      1. 9.4.1 Layout Guidelines
      2. 9.4.2 Layout Example
  11. 10Register Maps
    1. 10.1 I2C Configuration Registers
  12. 11器件和文档支持
    1. 11.1 文档支持
      1. 11.1.1 相关文档
    2. 11.2 接收文档更新通知
    3. 11.3 支持资源
    4. 11.4 商标
    5. 11.5 静电放电警告
    6. 11.6 术语表
  13. 12Revision History
  14. 13Mechanical, Packaging, and Orderable Information

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

3 说明

CDCE913-Q1 和 CDCEL913-Q1 器件是基于模块化锁相环 (PLL) 的可编程时钟合成器。这些器件提供了灵活的可编程选项，例如输出时钟、输入信号和控制引脚，方便用户针对具体规格需求配置 CDCE913-Q1 和 CDCEL913-Q1。

CDCE913-Q1 和 CDCEL913-Q1 可基于单一输入频率生成多达三种输出时钟，节省电路板空间的同时降低成本。此外，凭借多个输出，时钟发生器可以使用一个发生器来替代多个晶振。这使得该器件非常适合信息娱乐系统中的音响主机和远程信息处理应用，以及 ADAS 系统中的摄像头应用，因为这些平台正在向更小、更具成本效益的系统发展。

此外，借助集成的可配置 PLL，可在系统内针对任何时钟频率（最高可达 230MHz）对每个输出进行编程。PLL 还支持具有可编程向下扩频和中心扩频功能的可编程扩频时钟 (SSC)。这为客户的产品提供了更好的抗电磁干扰 (EMI) 性能，确保通过 CISPR-25 等行业标准。

使用三个用户自定义控制引脚可定制频率编程和 SSC。这样就无需使用额外的接口来控制时钟。此外，具体的上电和掉电序列可根据用户需求定义。

封装信息
器件型号 封装(1) 封装尺寸(2)
CDCE913-Q1 PW（TSSOP，14） 5mm x 6.4mm
CDCEL913-Q1
(1) 如需了解所有可用封装，请参阅数据表末尾的可订购产品附录。
(2) 封装尺寸（长 × 宽）为标称值，并包括引脚（如适用）。
GUID-7FE15BC4-14B2-42A1-8F45-92D3CA9AF358-low.gif 简化原理图