ZHCSM64A February 2022 – July 2022 AMC23C14
PRODUCTION DATA
当低侧电源 (VDD2) 开启时，两个开漏输出都以高阻抗状态（高阻态）上电。上电后，如果高侧还未正常运行，两个输出都会主动拉至低电平。这种情况在低侧启动时间加上高侧故障检测延迟时间 (tLS,STA + tHS,FLT) 之后发生，如#FIG_ABM_4GL_TRB 所示。类似地，如果正常工作期间高侧电源电压降至欠压阈值 (VDD1UV) 以下并且持续时间超过高侧故障检测延迟时间，则两个输出都会被拉至低电平，如#FIG_T5T_DNL_TRB 所示。此延迟让系统能够在高侧电源缺失时可靠地关断。
比较器高侧和低侧之间的通信具有一定的延迟，即高侧消隐时间（tHS,BLK，在高压侧实现的时间常数），以便内部 300mV 基准和 REF 引脚的电压能够建立，同时避免在上电期间意外切换比较器输出。
#FIG_ABM_4GL_TRB 至#FIG_PRL_ZNL_TRB 展示了典型的上电和断电情况。
在#FIG_ABM_4GL_TRB 中，低侧电源 (VDD2) 开启，但高侧电源 (VDD1) 保持关闭。两个输出都默认以高阻态上电。经过 tHS,FLT 后，两个输出都被拉至低电平，指示高侧出现无电源故障。
在#FIG_I2X_3HL_TRB 中，高侧电源 (VDD1) 在低侧电源 (VDD2) 开启很长时间后开启。两个输出最初都处于低电平有效状态；请参阅实例 (1)。在高侧电源启用后，需要保持一段时间 (tHS, STA + tHS,BLK)，器件才会正常运行，并且两个输出都会反映窗口比较器的当前状态。
在#FIG_PJS_CNL_TRB 中，低侧电源 (VDD2) 开启，然后在短暂延迟后，高侧电源 (VDD1) 开启。两个输出最初都处于高阻态。高侧故障检测延迟 (tHS,FLT) 短于高侧消隐时间 (tHS,BLK)，因此在经过 tHS, FLT 后，两个输出都被拉至低电平，指示高侧尚未正常工作。经过高侧消隐时间 (tHS,BLK) 后，器件才会正常运行，并且两个输出都会反映窗口比较器的当前状态。
在#FIG_T5T_DNL_TRB 中，高侧电源 (VDD1) 关闭，接着低侧电源 (VDD2) 关闭。经过高侧故障检测延迟时间 (tHS,FLT) 后，两个输出都主动拉至低电平。一旦 VDD2 降至 VDD2UV 阈值以下，两个输出都会进入高阻态。
在#FIG_IDP_GNL_TRB 中，低侧电源 (VDD2) 会在高侧完全上电后（VDD1 与 VDD2 之间的延迟大于 (tHS,STA + tHS,BLK)）开启。两个输出都以高阻态启动。 经过低侧启动时间 (tLS,STA) 后，器件会进入正常工作状态。
在#FIG_PRL_ZNL_TRB 中，低侧电源 (VDD2) 会关闭，接着高侧电源 (VDD1) 会关闭。一旦 VDD2 降至 VDD2UV 阈值以下，两个输出都会进入高阻态。