ZHCSE95C October   2015  – April 2026 ADS9110

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1  绝对最大额定值
    2. 5.2  ESD 等级
    3. 5.3  建议运行条件
    4. 5.4  热性能信息
    5. 5.5  电气特性
    6. 5.6  时序要求：转换周期
    7. 5.7  时序要求：异步复位、NAP 和 PD
    8. 5.8  时序要求：SPI 兼容串行接口
    9. 5.9  时序要求：源同步串行接口（外部时钟）
    10. 5.10 时序要求：源同步串行接口（内部时钟）
    11. 5.11 典型特性
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1 转换器模块
        1. 6.3.1.1 采样保持电路
        2. 6.3.1.2 外部基准源
        3. 6.3.1.3 内部振荡器
        4. 6.3.1.4 ADC 传递函数
      2. 6.3.2 接口模块
    4. 6.4 器件功能模式
      1. 6.4.1 RST 状态
      2. 6.4.2 ACQ 状态
      3. 6.4.3 CNV 状态
    5. 6.5 编程
      1. 6.5.1 数据传输帧
      2. 6.5.2 交错式转换周期和数据传输帧
      3. 6.5.3 数据传输协议
        1. 6.5.3.1 配置器件的协议
        2. 6.5.3.2 从器件读取数据时使用的协议
          1. 6.5.3.2.1 传统 SPI 兼容 (SYS-xy-S) 协议
          2. 6.5.3.2.2 具有总线宽度选项的 SPI 兼容协议
          3. 6.5.3.2.3 源同步 (SRC) 协议
            1. 6.5.3.2.3.1 采用 SRC 协议的输出时钟源选项
            2. 6.5.3.2.3.2 采用 SRC 协议的总线宽度选项
            3. 6.5.3.2.3.3 采用 SRC 协议的输出数据速率选项
      4. 6.5.4 器件设置
        1. 6.5.4.1 单个器件：所有 multiSPI™ 选项
        2. 6.5.4.2 单个器件：标准 SPI 接口的最小引脚数
        3. 6.5.4.3 多个器件：菊花链拓扑
        4. 6.5.4.4 多个器件：星型拓扑
    6. 6.6 寄存器映射
      1. 6.6.1 器件配置和寄存器映射
        1. 6.6.1.1 PD_CNTL 寄存器（地址 = 010h）
        2. 6.6.1.2 SDI_CNTL 寄存器（地址 = 014h）
        3. 6.6.1.3 SDO_CNTL 寄存器（地址 = 018h）
        4. 6.6.1.4 DATA_CNTL 寄存器（地址 = 01Ch）
  8. 7 应用和实施
    1. 7.1 应用信息
      1. 7.1.1 ADC 输入驱动器
      2. 7.1.2 输入放大器选型
      3. 7.1.3 电荷反冲滤波器
      4. 7.1.4 ADC 基准驱动器
    2. 7.2 典型应用
      1. 7.2.1 使用差分输入实现超低失真和噪声性能的数据采集 (DAQ) 电路
        1. 7.2.1.1 设计要求
        2. 7.2.1.2 详细设计过程
        3. 7.2.1.3 应用曲线
      2. 7.2.2 具有 FDA 输入驱动器和单端或差分输入的 DAQ 电路
        1. 7.2.2.1 设计要求
        2. 7.2.2.2 详细设计过程
        3. 7.2.2.3 应用曲线
  9. 8 电源相关建议
    1. 8.1 电源去耦
    2. 8.2 节能
      1. 8.2.1 NAP 模式
      2. 8.2.2 PD 模式
  10. 9 布局
    1. 9.1 布局指南
      1. 9.1.1 信号路径
      2. 9.1.2 接地和 PCB 堆叠
      3. 9.1.3 电源去耦
      4. 9.1.4 基准解耦
      5. 9.1.5 差动输入去耦合
    2. 9.2 布局示例
  11. 10器件和文档支持
    1. 10.1 文档支持
      1. 10.1.1 相关文档
    2. 10.2 接收文档更新通知
    3. 10.3 支持资源
    4. 10.4 商标
    5. 10.5 静电放电警告
    6. 10.6 术语表
  12. 11修订历史记录
  13. 12机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

6.5 编程

该器件具有四个配置寄存器（如寄存器映射部分所述），并支持两种类型的数据传输操作：数据写入（主机配置器件）和数据读取（主机从器件读取数据）。

要访问内部配置寄存器，该器件需支持表 6-2 中列出的命令。

表 6-2 支持的命令
操作码 B[19:0]命令首字母缩写词命令描述
0000_0000_0000_0000_0000NOP无操作
1001_<8 位地址>_0000_0000RD_REG从 <8 位地址> 读取内容
1010_<8 位地址>_<8 位数据>WR_REG将 <8 位数据> 写入 <8 位地址>
1111_1111_1111_1111_1111NOP无操作
其余组合保留这些命令被保留，器件将其视为无操作

在 ADS9110 中，对器件的任何数据写入操作始终同步到 SCLK 引脚上提供的外部时钟。通过对配置寄存器进行编程，从器件读取的数据可以同步到同一外部时钟或器件的内部时钟（有关详细信息，请参阅数据传输协议部分）。

在任何数据传输帧中，内部 20 位输出数据字的内容会在 SDO 引脚上移出。任何帧 (F+1) 的 20 位输出数据字的 D[19:2] 位由以下设置确定：

  • DATA_PATN[2:0] 位的设置，适用于帧 F+1（请参阅 DATA_CNTL 寄存器），以及
  • 在帧 F 发出的命令

如果在帧 F 中执行有效的 RD_REG 命令，则帧 F+1 中的 D[19:12] 位会反映所选寄存器的内容，并且 D[11:0] 位为 0。

如果帧 F+1 的 DATA_PATN[2:0] 位设置为 1xxb，则帧 F+1 中的 D[19:2] 位是如图 6-9 中所示的固定数据模式。

对于所有其他组合，帧 F+1 的 D[19:2] 位是最新转换结果。

ADS9110 输出数据字 (D[19:0]) 图 6-9 输出数据字 (D[19:0])

图 6-10 显示了图 6-9 中所示的奇偶校验计算单元的更多详细信息。

ADS9110 奇偶校验位计算 图 6-10 奇偶校验位计算

当 PAR_EN 位设置为 0 时，输出数据字的 D[1] 和 D[0] 位将设置为 0（默认配置）。

当 PAR_EN 位设置为 1 时，器件会计算奇偶校验位（FLPAR 和 FTPAR），并将它们附加为位 D[1] 和 D[0]。

  • FLPAR 是在位 D[19:2] 上计算出的偶校验。
  • FTPAR 是在由 FPAR_LOC[1:0] 定义的位上计算出的偶校验。

有关 FPAR_LOC[1:0] 位设置的更多详细信息，请参阅 DATA_CNTL 寄存器。