ZHCSXJ7C December   2024  – July 2025 ADC3548 , ADC3549

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 器件比较
  6. 5 引脚配置和功能
  7. 6 规格
    1. 6.1  绝对最大额定值
    2. 6.2  ESD 等级
    3. 6.3  建议运行条件
    4. 6.4  热性能信息
    5. 6.5  电气特性 - 功耗
    6. 6.6  电气特性 - 直流规格
    7. 6.7  电气特性 - 交流规格 (ADC3548 - 250MSPS)
    8. 6.8  电气特性 - 交流规格 (ADC3549 - 500MSPS)
    9. 6.9  时序要求
    10. 6.10 典型特性 - ADC3548 (250MSPS)
    11. 6.11 典型特性 - ADC3549 (500MSPS)
  8. 7 参数测量信息
  9. 8 详细说明
    1. 8.1 概述
    2. 8.2 功能方框图
    3. 8.3 特性说明
      1. 8.3.1 模拟输入
        1. 8.3.1.1 奈奎斯特区域选择
        2. 8.3.1.2 模拟前端设计
      2. 8.3.2 采样时钟
        1. 8.3.2.1 多芯片同步
        2. 8.3.2.2 SYSREF 监测器
      3. 8.3.3 时间戳
      4. 8.3.4 超范围
      5. 8.3.5 外部电压基准
      6. 8.3.6 数字增益
      7. 8.3.7 抽取滤波器
        1. 8.3.7.1 不同的抽取率
        2. 8.3.7.2 抽取滤波器响应
        3. 8.3.7.3 抽取滤波器配置
        4. 8.3.7.4 数控振荡器 (NCO)
      8. 8.3.8 数字接口
        1. 8.3.8.1 并行 LVDS (SDR) - 默认
        2. 8.3.8.2 并行 LVDS (DDR)
        3. 8.3.8.3 具有抽取功能的 SLVDS
          1. 8.3.8.3.1 SLVDS - 状态位插入
        4. 8.3.8.4 输出数据格式
        5. 8.3.8.5 32 位输出分辨率
        6. 8.3.8.6 输出扰频器
        7. 8.3.8.7 输出 MUX
        8. 8.3.8.8 测试图形
    4. 8.4 器件功能模式
      1. 8.4.1 低延迟模式
      2. 8.4.2 断电模式
    5. 8.5 编程
      1. 8.5.1 GPIO 编程
      2. 8.5.2 寄存器写入
      3. 8.5.3 寄存器读取
      4. 8.5.4 器件编程
      5. 8.5.5 寄存器映射
      6. 8.5.6 寄存器说明
  10. 9 应用和实施
    1. 9.1 应用信息
    2. 9.2 典型应用
      1. 9.2.1 宽带频谱分析仪
      2. 9.2.2 设计要求
        1. 9.2.2.1 输入信号路径
        2. 9.2.2.2 时钟
      3. 9.2.3 详细设计过程
        1. 9.2.3.1 采样时钟
      4. 9.2.4 应用性能曲线图
      5. 9.2.5 初始化设置
    3. 9.3 电源相关建议
    4. 9.4 布局
      1. 9.4.1 布局指南
      2. 9.4.2 布局示例
  11. 10器件和文档支持
    1. 10.1 文档支持
      1. 10.1.1 第三方产品免责声明
    2. 10.2 接收文档更新通知
    3. 10.3 支持资源
    4. 10.4 商标
    5. 10.5 静电放电警告
    6. 10.6 术语表
  12. 11修订历史记录
  13. 12机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

9.4.2 布局示例

以下屏幕截图显示了 ADC366x EVM 的顶层。ADC354x/6x（单通道 14/16 位）和 ADC364x/6x（双通道 14/16 位）共用同一个 EVM。

  • 输入信号布线在顶层以松散耦合的差分信号方式进行布线，并避免使用过孔。
    图 9-11 展示了顶层的布局示例。
  • LVDS 输出接口通道布线为差分、紧密耦合且长度匹配。
  • 旁路电容靠近顶层的电源引脚，避免过孔。
ADC3548 ADC3549 布局示例：ADC366x EVM 顶层图 9-11 布局示例：ADC366x EVM 顶层