LMK04832 符合 JESD204B 的超低噪音双环时钟抖动消除器 | 德州仪器 TI.com.cn

LMK04832 (正在供货) 符合 JESD204B 的超低噪音双环时钟抖动消除器

 

描述

LMK04832 是一款具有超高性能的时钟调节器,不但支持 JEDEC JESD204B,而且与 LMK0482x 器件系列引脚兼容。

PLL2 可以配置 14 个时钟输出以驱动 7 个 JESD204B 转换器或其他逻辑器件(使用器件和 SYSREF 时钟)。SYSREF 可以通过直流和交流耦合提供。不只是 JESD204B 应用,14 个输出中的每一个输出都可以单独配置为用于传统时钟系统的高性能输出。

LMK04832 可以配置在双 PLL、单 PLL 或时钟分配模式下工作(使用或不使用 SYSREF 生成或时钟恢复)。PLL2 可以使用内部或外部 VCO 工作。

LMK04832 既具有出色的性能, 又具有 多种特性,如功率和性能均衡调节、双 VCO、动态数字延迟和保持模式,是提供灵活的高性能时钟树的理想器件。

特性

  • 最高时钟输出频率:3255MHz
  • 多模式:双 PLL、单 PLL 和时钟分配
  • 超低噪声,2500MHz 时:
    • 54fs RMS 抖动(12kHz 至 20MHz)
    • 64fs RMS 抖动(100Hz 至 20MHz)
    • –157.6dBc/Hz 本底噪声
  • 超低噪声,3200MHz 时:
    • 61fs RMS 抖动(12kHz 至 20MHz)
    • 67fs RMS 抖动(100Hz 至 100MHz)
    • –156.5dBc/Hz 本底噪声
  • PLL2
    • –230dBc/Hz PLL FOM
    • –128dBc/Hz PLL 1/f
    • 相位检测器速率高达 320MHz
    • 两个集成 VCO:2440 至 2580MHz
      和 2945 至 3255MHz
  • 多达 14 个差动器件时钟
    • CML、LVPECL、LCPECL、HSDS、LVDS 和 2xLVCMOS 可编程输出
  • 最多 1 个缓冲 VCXO/XO 输出
    • LVPECL、LVDS、2xLVCMOS 可编程输出
  • 1-1023 CLKout 分频器
  • 1-8191 SYSREF 分频器
  • SYSREF 时钟 25ps 阶跃模拟延迟
  • 器件时钟和 SYSREF 数字延迟和动态数字延迟
  • PLL1 保持模式
  • PLL1 或 PLL2 零延迟
  • 支持 105°C PCB 温度
    (在散热焊盘上测量)

All trademarks are the property of their respective owners.

参数

与其它产品相比 单回路 PLL 邮件 下载到电子表格中
Part number 立即下单 Number of outputs Output type Output frequency (Min) (MHz) Output frequency (Max) (MHz) Number of Inputs Input type Supply voltage (Min) (V) Divider ratio Supply voltage (Max) (V) Features Operating temperature range (C) Rating
LMK04832 立即下单 14     CML
HSDS
LCPECL
LVCMOS
LVDS
LVPECL    
0.305     3250     3       3.15       3.45     Holdover mode
JESD204B SYSREF Generation
Manual/auto switch
SPI    
-40 to 85     Catalog    
LMK04228 立即下单 15     LVDS
LVPECL
LVCMOS    
    3       3.15       3.45     JEDEC JESD204B Support
Dual PLL Architecture
Automatic and Manual Switch-Over Modes
Hitless Switching and LOS
Holdover Mode
OSCin Frequency Doubler
Multi-Mode Clock Distribution    
-40 to 85     Catalog    
LMK04616 立即下单 16     HCSL
HSDS
LVDS
LVPECL    
0.03     2000     4     CML
HSDS
LCPECL
LVCMOS
LVDS
LVPECL    
1.7     1 to 65535     3.465     105C PCB temp
Holdover mode
JESD204B SYSREF
JESD204B SYSREF Generation
Jitter Cleaner/Clock Generator/Clock Distribution
Integrated LDOs
Integrated Loop Filters
Low Power Design
Manual and automatic switching between inputs
Semi-Digital PLL
SPI    
-40 to 85     Catalog    
LMK04808 立即下单 14     LVCMOS
LVDS
LVPECL    
0.22     3072     2     CML
HSDS
LCPECL
LVCMOS
LVDS
LVPECL    
3.15     1 to 1045     3.45     uWire
SPI
Holdover mode
Manual/auto switch
Int. xtal oscillator    
-40 to 85     Catalog    
LMK04821 立即下单 15     HSDS
LCPECL
LVCMOS
LVDS
LVPECL    
0.045     2075     3     CML
HSDS
LCPECL
LVCMOS
LVDS
LVPECL    
3.15     DevCLK 1 to 32
SYSREF 8 to 8191
VCO1Div 2 to 8    
3.45     105C PCB temp
Holdover mode
Int. xtal oscillator
JESD204B SYSREF Generation
Manual/auto switch
SPI
uWire    
-40 to 85     Catalog    
LMK04826 立即下单 15     HSDS
LCPECL
LVCMOS
LVDS
LVPECL    
0.225     2505     3     CML
HSDS
LCPECL
LVCMOS
LVDS
LVPECL    
3.15     DevCLK 1 to 32
SYSREF 8 to 8191    
3.45     105C PCB temp
Holdover mode
Int. xtal oscillator
JESD204B SYSREF Generation
Manual/auto switch
SPI
uWire    
-40 to 85     Catalog    
LMK04828 立即下单 15     HSDS
LCPECL
LVCMOS
LVDS
LVPECL    
0.289     3080     3     CML
HSDS
LCPECL
LVCMOS
LVDS
LVPECL    
3.15     DevCLK 1 to 32
SYSREF 8 to 8191    
3.45     105C PCB temp
Holdover mode
Int. xtal oscillator
JESD204B SYSREF Generation
Manual/auto switch
SPI
uWire    
-40 to 85     Catalog