ZHCACS1 june   2023 DRA829J , DRA829V , TDA4VM

 

  1.   1
  2.   摘要
  3.   商标
  4. 1 TDA4VM 上不同类型的存储器
  5. 2存储器概述和预期用途
    1. 2.1 PSROM
      1. 2.1.1 典型使用案例
    2. 2.2 PSRAM
      1. 2.2.1 典型使用案例
    3. 2.3 MSMC RAM
      1. 2.3.1 典型使用案例
      2. 2.3.2 相关链接
    4. 2.4 MSRAM
      1. 2.4.1 典型使用案例
    5. 2.5 ARM Cortex A72 子系统
      1. 2.5.1 L1/L2 高速缓存内存
      2. 2.5.2 L3 存储器
      3. 2.5.3 相关链接
    6. 2.6 ARM Cortex R5F 子系统
      1. 2.6.1 L1 存储器系统
      2. 2.6.2 高速缓存
      3. 2.6.3 紧耦合存储器 (TCM)
      4. 2.6.4 典型用例
      5. 2.6.5 相关链接
    7. 2.7 TI 的 C6x 子系统
      1. 2.7.1 存储器布局
      2. 2.7.2 相关链接
    8. 2.8 TI 的 C7x 子系统
      1. 2.8.1 存储器布局
      2. 2.8.2 相关链接
    9. 2.9 DDR 子系统
      1. 2.9.1 相关链接
  6. 3性能数据
    1. 3.1 SDK 数据表
    2. 3.2 存储器访问延迟
  7. 4使用不同存储器时的软件注意事项
    1. 4.1 如何修改 RTOS 固件的存储器映射
    2. 4.2 RTOS 内核和 HLOS 之间的 DDR 共享
    3. 4.3 引导加载程序使用的 MCU 片上 RAM
    4. 4.4 MSMC RAM 默认 SDK 使用情况
      1. 4.4.1 MSMC RAM 保留的段
      2. 4.4.2 MSMC RAM 配置为高速缓存和 SRAM
    5. 4.5 从 MCU R5F 中使用 ATCM
    6. 4.6 使用 DDR 从 R5F 执行代码
  8. 5总结

3.2 存储器访问延迟

表 3-1 和表 3-2 说明了 SoC 系统中每个内核到主存储器端点的相对存储器访问延迟（读取）。表 3-1 显示了内核访问不同存储器端点的延迟，以对 DDR 的访问作为基准。例如，在表 3-1 的第一行中，A72 内核访问 MSMC 的延迟是访问 DDR 的延迟的 33%。MCU OCRAM 和 MAIN OCRAM 的延迟都大于 DDR 的延迟。表 3-2 比较了从每个内核到 DDR 的延迟，以 A72 内核对 DDR 的访问作为基准。MCU R5 内核访问 DDR 所需的时间比 A72 内核长 2.55 倍。

应该注意的是，由于 SDRAM 刷新周期和定期再培训等因素，DDR 访问延迟通常不是恒定的。为了提供准确的比较，该分析通过排除非确定性因素来使用最佳 DDR 访问延迟。其他基于 SRAM 的存储器端点在访问延迟方面没有差异。

总的来说，这些表可让您深入了解系统中每个内核的相对存储器访问延迟，以及对系统性能和优化产生的影响。

请注意，表 3-2 中的相对性能适用于最坏情况下的延迟，例如，从物理内存而不是高速缓存读取数据时。如果正在处理的数据具有很大的局部特性，则高速缓存将隐藏大部分延迟。随着高速缓存未命中率的增加，使用不同存储器的性能提升开始显现。根据缓存和争用情况，从源到目标的观察到的性能会有所不同。SDK 数据表使用 LMBench（适用于在 A72 上运行的 Linux）和内存基准测试应用程序（适用于在 R5F 上运行的 FreeRTOS）等基准，比较了缓存的性能。

表 3-1 从每个内核到存储器端点的相对延迟
DDR MSMC C7x L2SRAM C6x L2SRAM MCU OCRAM MAIN OCRAM
A72 1.00x 0.33x 0.38x 1.30x 1.59x 1.13x
C7x 1.00y 0.36y 0.03y 1.24y 1.50y 1.08y
C6x 1.00z 0.63z 0.67z 0.01z 0.52z 0.28z
MCU R5F 1.00a 0.73a 0.78a 0.54a 0.20a 0.47a

MAIN R5F

 1.00b 0.71b 0.75b 0.51b 0.53b 0.42b
表 3-2 每个内核的 DDR 访问延迟比较
A72 C7x C6x MCU R5F MAIN R5F
DDR 1.00c 1.12c 1.98c 2.55c 2.37c

从以上各表中可以看出，在系统设计过程中应考虑的内容：

  • 与 DDR 相比，使用运行软件的处理器的本地存储器可降低存储器访问延迟
  • 当使用存储器在内核之间共享数据时 (A72/R5/C6/C7)
    • 存储器访问时间将因软件运行的内核而异。
    • 在选择将使用哪个存储器来共享数据时应小心谨慎
  • 与 DDR 相比，MSMC 存储器所有内核的存取时间都很短。在许多用例中，使用 MSMC 存储器均可提高性能。应审查在整个系统中高效使用该存储器的情况。