3 负载电流

在数据表堆叠原理图和 图 5-1 中，底部器件具有 FET 栅极-源极电阻器的负载，而上部器件只有 R_CTRD 和 R_CTRC 电阻器的负载。FET 负载是必要的，因此要为上部器件增加负载，从而更好地匹配各器件之间的负载。在 CHG 或 CHGU 以及 DSG 输出上增加负载，可使负载与电池模式相匹配，不要仅为电池增加负载。图 3-1 所示为进入 FET 的电流，以及堆叠接口引脚。

与栅极电阻器相比 R_DSG 和 R_CHG 很小，在估计电流时通常可以忽略不计，因此在以下公式中已将其忽略。DSG 和 CHG FET 驱动器的电流：

CTRC 和 CTRD 引脚有内电阻，可限制引脚电压达到最大时进入钳位的电流。在数据表中，钳位电压显示为特定测试电流下的电压，即 V_CTR(MAXV)。内电阻 R_CD = R_CC 或 R_Cx 具有 440kΩ 的标称值，但可能会产生显著变化，在数据表中也并非特征值。示例器件的 CTRC 和 CTRD 特征显示在 图 3-2 中。

低电流时，数据表测试条件可能是控制输入操作点的理想表征，输入电流的公式为：

使用数据表中的典型值，R_CTRx 为 10MΩ，I_CTRx 将为 800nA，接近 600nA 的数据表测试电流。

匹配 FET 负载的一种方式是调整 R_CTRx。但如果电流高得多，最好考虑 I_CTRx 公式中的内电阻和内部钳位值 V_C：

随着 R_CTRx 降低，电流增加，电流对内部 R_Cx 电阻的变化变得更加敏感。设计师可能不希望通过使用 R_CTRx 电阻器来匹配 FET 的电流，除非 R_xGS 电阻非常大。

在上部器件上匹配 FET 负载电流的更好方法是，添加从上部器件 FET 输出到 VSS 参考的电阻器，即 R_DLD 和 R_CLD，如图 3-3 所示。

这些负载匹配电阻器的电流增加到堆叠接口电流上，以匹配下方器件的 FET 驱动器电流：

这些 R_xLD 负载电阻会接收完整 V_(FETON) 电压，不会受到可预测的负载电流的钳位电压影响。

由于 I_CTRx 可提供一些负载，R_DLD 和 R_CLD 将大于下部器件的电阻 R_xGS 。设计师需要根据公式，从可用值中选择适当的负载电阻。表 3-1 和 表 3-2 中的计算示例展示了负载匹配电阻器能够改善 FET 负载造成的容量不匹配的情形。

之前的计算假设 V_(FETON) 为稳压电压，因为 5 个电池堆和高电压电池就是稳压电压。对于下部电池数和电压，FET 驱动器电压会脱离稳压状态，如图 3-4 所示。如果每个器件支持相同数量的电池，电压应匹配，并且不会造成问题。如果器件的电池数不同，请使用正常系统条件下的 V_(FETON) 进行计算，以均衡电流。