ZHCSPM5 December   2023 TAC5242

ADVANCE INFORMATION  

  1.   1
  2. 特性
  3. 应用
  4. 说明
  5. 器件比较表
  6. 引脚配置和功能
  7. 规格
    1. 6.1 绝对最大额定值
    2. 6.2 ESD 等级
    3. 6.3 建议运行条件
    4. 6.4 热性能信息
    5. 6.5 电气特性
    6. 6.6 时序要求:TDM、I2S 或 LJ 接口
    7. 6.7 开关特性:TDM、I2S 或 LJ 接口
  8. 参数测量信息
  9. 详细说明
    1. 8.1 概述
    2. 8.2 功能方框图
    3. 8.3 特性说明
      1. 8.3.1 硬件控制
      2. 8.3.2 音频串行接口
        1. 8.3.2.1 时分多路复用 (TDM) 音频接口
        2. 8.3.2.2 IC 间音频 (I2S) 接口
      3. 8.3.3 锁相环 (PLL) 和时钟生成
      4. 8.3.4 模拟输入输出配置
      5. 8.3.5 基准电压
      6. 8.3.6 ADC 信号链
        1. 8.3.6.1 数字高通滤波器
        2. 8.3.6.2 可配置数字抽取滤波器
          1. 8.3.6.2.1 线性相位滤波器
            1. 8.3.6.2.1.1 采样速率:16kHz 或 14.7kHz
            2. 8.3.6.2.1.2 采样速率:24kHz 或 22.05kHz
            3. 8.3.6.2.1.3 采样速率:32kHz 或 29.4kHz
            4. 8.3.6.2.1.4 采样速率:48kHz 或 44.1kHz
            5. 8.3.6.2.1.5 采样速率:96kHz 或 88.2kHz
      7. 8.3.7 DAC 信号链
        1. 8.3.7.1 可配置数字内插滤波器
          1. 8.3.7.1.1 线性相位滤波器
            1. 8.3.7.1.1.1 采样速率:16kHz 或 14.7kHz
            2. 8.3.7.1.1.2 采样速率:24kHz 或 22.05kHz
            3. 8.3.7.1.1.3 采样速率:32kHz 或 29.4kHz
            4. 8.3.7.1.1.4 采样速率:48kHz 或 44.1kHz
            5. 8.3.7.1.1.5 采样速率:96kHz 或 88.2kHz
            6. 8.3.7.1.1.6 采样速率:384kHz 或 352.8kHz
    4. 8.4 器件功能模式
      1. 8.4.1 工作模式
  10. 应用和实施
    1. 9.1 应用信息
    2. 9.2 典型应用
      1. 9.2.1 应用
      2. 9.2.2 设计要求
      3. 9.2.3 详细设计过程
  11. 10电源相关建议
  12. 11器件和文档支持
    1. 11.1 文档支持
      1. 11.1.1 相关文档
    2. 11.2 接收文档更新通知
    3. 11.3 支持资源
    4. 11.4 商标
    5. 11.5 静电放电警告
    6. 11.6 术语表
  13. 12修订历史记录
  14. 13机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

时分多路复用 (TDM) 音频接口

在 TDM 模式(也称为 DSP 模式)下,FSYNC 的上升沿会首先从时隙 0 数据开始数据传输。紧接着时隙 0 数据传输,会按顺序传输剩余的时隙数据。FSYNC 和每个数据位(TX_OFFSET 等于 0 时,时隙 0 的 MSB 除外)会在 BCLK 的上升沿传输。图 8-2图 8-3 显示了各种配置下 TDM 工作的协议时序。

GUID-009F6C1F-44BF-483F-B769-16F7F1C9B789-low.gif图 8-2 目标模式下的 TDM 模式协议时序(MD0 对地短路,阻抗为 4.7KΩ)
GUID-A15BCAF9-FD3D-406D-832C-374D732BA196-low.gif图 8-3 控制器模式下的 TDM 模式协议时序(MD0 短接至 AVDD,阻值为 4.7KΩ)

为了使音频总线在 TDM 模式下正常工作,每帧的位时钟数必须大于或等于活动输出通道数乘以输出通道数据的 32 位字长。器件在 SDOUT 上为额外的未使用位时钟周期发送零数据值。该器件支持 FSYNC 作为具有 1 周期宽位时钟的脉冲,同时也支持倍数。