TPS7A56
- 输入电压范围：
- 无偏置：1.1V 至 6.0V
- 有偏置：0.7V 至 6.0V
- 输出电压噪声：2.45µVRMS
- 整个线路、负载和温度范围内为 1%（最高）精度
- 低压降：90mV (6A)
- 电源抑制比 (6A)：
- 1kHz 时为 100dB
- 10kHz 时为 78dB
- 100kHz 时为 60dB
- 1MHz 时为 36dB
- 负载瞬态响应：
- ±3mV，负载阶跃为 100mA 至 6A
- 可调输出电压范围：0.5V 至 5.0V
- 可调软启动浪涌控制
- BIAS 电源轨：
- 内部电荷泵或 3V 至 11V 外部电源轨
- 可禁用内部电荷泵
- 开漏电源正常状态 (PG) 输出
- 封装：
- 3mm × 3mm，16 引脚 WQFN
- EVM RθJA：21.9°C/W
TPS7A56 是一款低噪声 (2.45µVRMS)、超低压降线性稳压器 (LDO)，可提供 6A 电流，压降仅为 90mV（独立于输出电压）。该器件的输出电压可通过一个外部电阻器进行调节，范围为 0.5V 至 5V。TPS7A56 集低噪声、高 PSRR（1MHz 时 36dB）和高输出电流能力等特性于一体，旨在为噪声敏感型元件供电。此类元件（如射频放大器、雷达传感器、串行器/解串器和模拟芯片组）适用于雷达电源、通信和成像应用。
需要低输入、低输出 (LILO) 电压运行的数字负载也可受益于出色的精度、遥感、瞬态性能和软启动功能，从而提供出色的系统性能。此类负载包括应用特定集成电路 (ASIC)、现场可编程门阵列 (FPGA) 和数字信号处理器 (DSP)。得益于其多功能、高性能和小尺寸，该 LDO 非常适用于串行器/解串器 (SerDes)、FPGA 和 DSP 等高电流模拟负载和数字负载。高电流模拟负载包括模数转换器 (ADC)、数模转换器 (DAC) 和成像传感器。
设计与开发
如需其他信息或资源，请点击以下任一标题进入详情页面查看（如有）。
TPS7A57EVM-056 — TPS7A57 适用于 5A、低输入电压、低噪声、高精度 LDO 稳压器的评估模块
TPS7A57 评估模块 (EVM) 可帮助设计工程师评估可能用于其电路应用的 TPS7A57 线性稳压器的运行情况和性能。此 EVM 配置包含一个低噪声、高精度的线性稳压器，适用于各种应用。该稳压器能够向具有低 VIN 至 VOUT 压降电压的负载提供最大 5A 的电流。
为确保稳定性，请使用 22µF（最小值）至 3mF 的输出电容器。可以添加高性能负载瞬态电路来提高 EVM 的测量能力。
PARALLEL-LDO-CALC — Parallel low-dropout (LDO) calculator
并联低压降 (LDO) 计算器是一款基于 Microsoft® Excel® 的工具，它使用镇流电阻为并联 LDO 稳压器提供最坏情形分析。该工具可帮助用户确定所需的最低并联 LDO 稳压器数量，以及满足一组系统要求的合适镇流电阻。
计算器中预填充了并联应用中常用 LDO 稳压器的数据表信息。用户可以根据其系统要求来评估哪款 LDO 稳压器器件能够满足其系统需求。
| 封装 | 引脚 | CAD 符号、封装和 3D 模型 |
|---|---|---|
| WQFN (RTE) | 16 | Ultra Librarian |
订购和质量
推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。