TPS54327
- D-CAP2™ Mode Enables Fast Transient
Response - Low-Output Ripple and Allows Ceramic Output
Capacitor - Wide VIN Input Voltage Range: 4.5 V to 18 V
- Output Voltage Range: 0.76 V to 7 V
- Highly Efficient Integrated FETs Optimized
for Lower Duty Cycle Applications
– 100 mΩ (High-Side) and 70 mΩ (Low-Side) - High Efficiency, Less Than 10 µA at shutdown
- High Initial Bandgap Reference Accuracy
- Adjustable Soft Start
- Prebiased Soft Start
- 700-kHz Switching Frequency (fSW)
- Cycle-By-Cycle Overcurrent Limit
- APPLICATIONS
- Wide Range of Applications for Low Voltage
System- Digital TV Power Supply
- High Definition Blu-ray Disc™ Players
- Networking Home Terminal
- Digital Set Top Box (STB)
- Wide Range of Applications for Low Voltage
All other trademarks are the property of their respective owners
The TPS54327 device is an adaptive on-time D-CAP2™ mode synchronous buck converter. TheTPS54327 enables system designers to complete the suite of various end equipment’s power bus regulators with a cost effective, low component count, low standby current solution. The main control loop for the TPS54327 uses the D-CAP2 mode control which provides a fast transient response with no external compensation components. The TPS54327 also has a proprietary circuit that enables the device to adopt to both low equivalent series resistance (ESR) output capacitors, such as POSCAP or SP-CAP, and ultra-low ESR ceramic capacitors. The device operates from 4.5-V to 18-V VIN input. The output voltage can be programmed between 0.76 V and 7 V. The device also features an adjustable soft start time. The TPS54327 is available in the 8-pin DDA package and 10-pin DRC, and is designed to operate from –40°C to 85°C.
技术文档
| 顶层文档 | 类型 | 标题 | 格式选项 | 下载最新的英语版本 | 日期 | |
|---|---|---|---|---|---|---|
| * | 数据表 | TPS54327 3-A Output Single Synchronous Step-Down Switcher With Integrated FET 数据表 (Rev. C) | PDF | HTML | 2015-12-18 | ||
| 选择指南 | 电源管理指南 2018 | 2018-7-31 | ||||
| 应用手册 | Optimize Output Filter on D-CAP2 for Stability Improvement | 2017-6-13 | ||||
| 应用手册 | 基于带有纹波注入谷底检测定导通时间频域分析的D-CAP2™频率响应模型 | 英语版 | 2015-9-2 |
设计与开发
如需其他信息或资源，请点击以下任一标题进入详情页面查看（如有）。
TPS54327EVM-686 — 用于 TPS54327 3A 同步降压转换器的评估模块
TPS54327EVM-686 是一款组装完备且经过测试的电路，用于评估 TPS54327 同步降压转换器。TPS54327EVM-686 在 4.5V 至 18V 输入电压范围内运行，且可在最高 3A 的负载下提供 1.05V 的输出电压。TPS54327 的主控制环路采用 D-CAP2™ 模式控制，无需在相位补偿中使用外部组件即可实现超快的瞬态响应。
TIDA-00359 — 适用于 GSPS ADC 的时钟解决方案参考设计
适合 GSPS 数据转换器的低成本、高性能时钟解决方案。本参考设计讨论了如何用 TRF3765（一种低噪声频率合成器）为 4GSPS 模数转换器 (ADC12J4000) 生成采样时钟。实验展示了数据表中可比较的 SNR 及 SFDR 性能。
TIDA-00431 — 采用 8GHz 直流耦合差分放大器的射频采样 4GSPS ADC 参考设计
宽带射频 (RF) 接收器有助于极大提高无线电设计的灵活性。较宽的瞬时带宽支持在不更改硬件的情况下实现灵活调优，并且能够以间隔较大的频率捕获多个通道。
该参考设计介绍了一款宽带射频接收器，该接收器采用 4GSPS 模数转换器 (ADC) 并具有一个 8GHz 直流耦合全差分放大器前端。放大器前端提供信号增益，并且能够捕获下行到直流的信号，而平衡-非平衡变压器耦合输入则无法做到这一点。
TIDA-00432 — 将 Xilinx 平台用于相控阵雷达系统以实现 JESD204B 千兆次采样 ADC 的同步
该系统级设计展示了如何使用 Xilinx VC707 平台将两个 ADC12J4000 评估模块 (EVM) 同步在一起。本设计文档介绍了所需的硬件修改和器件配置，包括时钟方案。此设计显示了每个 EVM 的示例配置文件。此设计还介绍了 FPGA 固件，并显示了相关的 Xilinx IP 块配置参数。此外还显示并分析了在实际硬件上获取的数据，显示在没有使用特性化电缆和校准传播延迟的情况下，仍可实现 50ps 内的同步。
TIDA-00826 — 50 欧姆 2GHz 示波器前端参考设计
此参考设计是 50Ω 输入示波器应用的模拟前端的一部分。系统设计人员可随时使用此评估平台，处理频域和时域应用中从直流到 2GHz 的输入信号。
TIDA-01015 — 适用于数字示波器和无线测试仪中 12 位高速 ADC 的 4GHz 时钟参考设计
TIDA-01017 — 面向示波器、无线测试仪和雷达的高速多通道 ADC 时钟参考设计
| 封装 | 引脚 | CAD 符号、封装和 3D 模型 |
|---|---|---|
| HSOIC (DDA) | 8 | Ultra Librarian |
| VSON (DRC) | 10 | Ultra Librarian |
订购和质量
推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。