TLV3501
- High Speed: 4.5 ns
- Rail-to-Rail I/O
- Supply Voltage: 2.7 V to 5.5 V
- Push-Pull CMOS Output Stage
- Shutdown (TLV3501 Only)
- Micro Packages: 6-Pin SOT-23 (Single), 8-Pin SOT-23 (Dual)
- Low Supply Current: 3.2 mA
The TLV350x family of push-pull output comparators feature a fast 4.5-ns propagation delay and operation from 2.7 V to 5.5 V. Beyond-the-rails input common-mode range makes it an ideal choice for low-voltage applications. The rail-to-rail output directly drives either CMOS or TTL logic.
Microsize packages provide options for portable and space-restricted applications. The single (TLV3501) is available in 6-pin SOT-23 and 8-pin SO packages. The dual (TLV3502) comes in the 8-pin SOT-23 and 8-pin SO packages.
技术文档
| 顶层文档 | 类型 | 标题 | 格式选项 | 下载最新的英语版本 | 日期 | |
|---|---|---|---|---|---|---|
| * | 数据表 | TLV350x 4.5-ns, Rail-to-Rail, High-Speed Comparator in Microsize Packages 数据表 (Rev. E) | PDF | HTML | 2015-4-17 | ||
| 应用简报 | 飞行时间和激光雷达 - 光学前端设计 (Rev. A) | PDF | HTML | 英语版 (Rev.A) | PDF | HTML | 2022-7-7 | |
| 电路设计 | 信号和时钟恢复比较器电路 (Rev. A) | PDF | HTML | 英语版 (Rev.A) | PDF | HTML | 2021-9-16 | |
| 应用手册 | AN-31 放大器电路集合 (Rev. D) | PDF | HTML | 英语版 (Rev.D) | PDF | HTML | 2021-6-30 | |
| 应用手册 | High Speed Comparators for Triggering in Oscilloscopes | 2018-2-19 | ||||
| 电子书 | The Signal e-book: 有关运算放大器设计主题的博客文章汇编 | PDF | HTML | 英语版 | PDF | HTML | 2018-1-31 |
设计与开发
如需其他信息或资源,请点击以下任一标题进入详情页面查看(如有)。
AMP-PDK-EVM — 放大器高性能开发套件评估模块
放大器高性能开发套件 (PDK) 是一款用于测试常见运算放大器参数的评估模块 (EVM) 套件,与大多数运算放大器和比较器均兼容。该 EVM 套件提供了一个主板,主板上具有多个插槽式子卡选项以满足封装需求,使工程师能够快速评估和验证器件性能。
AMP-PDK-EVM 套件支持五种常用的业界通用封装,包括:
- D(SOIC-8 和 SOIC-14)
- PW (TSSOP-14)
- DGK (VSSOP-8)
- DBV(SOT23-5 和 SOT23-6)
- DCK(SC70-5 和 SC70-6)
CIRCUIT060072 — 信号和时钟恢复比较器电路
SBOC552 — Simulation for Pulse Width Modulator in AN-31
TIDA-060025 — 为激光雷达和飞行时间 (ToF) 应用充分提升互阻抗带宽的参考设计
TIPD105 — 交流耦合比较器,输入 2kHz 至 32MHz
此 参考设计提供了原理、组件选择以及使用交流耦合来检测正弦波或方波所需的单电源比较器仿真。通常需要这种仿真,因为两个不同模块之间的接地存在差异。一旦单电源电路中使用了交流耦合,就可能带来负电压的问题。如果比较器上存在过量的负电压,则可能导致比较器错误地跳闸或停滞在不可预测的电平下。为实现可靠运行,需要使用适当的高通滤波和直流偏移。此设计将显示如何将多种输入信号电平和频率进行交流耦合,以形成一个高速比较器来生成稳健且精确的时钟信号。
| 封装 | 引脚 | CAD 符号、封装和 3D 模型 |
|---|---|---|
| SOIC (D) | 8 | Ultra Librarian |
| SOT-23 (DBV) | 6 | Ultra Librarian |
订购和质量
推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。