LMK05318
- 基于 BAW VCO 的超低抖动以太网时钟
- 使用 4MHz 一阶高通滤波器 (HPF) 时在 312.5MHz 下的典型 RMS 抖动为 32fs
- 使用 4MHz 一阶 HPF 时在 156.25MHz 下的典型 RMS 抖动为 44fs
- 在 312.5MHz 下典型 RMS 抖动为 50fs,最大 RMS 抖动为 80fs
- 在 156.25MHz 下典型 RMS 抖动为 60fs,最大 RMS 抖动为 90fs
- 将一个高性能数字锁相环 (DPLL) 与两个模拟锁相环 (APLL) 配对:
- 1mHz 至 4kHz 可编程 DPLL 环路带宽
- 进行每步小于 1ppt 的 DCO 频率调整,以完成 IEEE 1588 PTP 时钟控制
- 两个差分或单端 DPLL 输入
- 2MHz 至 800MHz 输入频率
- 数字保持和无中断切换
- 八个采用可编程 AC-LVPECL、AC-CML、AC-LVDS、HSCL 和 1.8V LVCMOS 输出格式的差分输出。
- 2MHz 至 800MHz 输入频率
- 符合 PCIe 第 1 代到第 6 代标准
- I2C 三线制 SPI 或四线制 SPI
- 3.3V 核心电源和 1.8V、2.5V 或 3.3V 输出电源
- 工作温度范围:-40°C 至 +85°C
LMK05318 是一款高性能网络同步器和抖动清除器,旨在满足基于以太网的网络应用的严格要求。
该器件集成了一个 DPLL 和两个 APLL,可通过可编程环路带宽 (LBW) 提供无中断切换和抖动衰减功能,LBW 具有一个外部环路滤波电容器,可充分提升灵活性和易用性。
APLL1 具有超高性能 PLL,在 VCO1 中采用 TI 专有体声波 (BAW) 技术,可在 312.5MHz 频率下生成具有 50fs(典型值)的 RMS 抖动(12kHz 至 20MHz)的输出时钟,而不受 DPLL 基准输入的频率和抖动特性的影响。APLL2 采用传统的 LC VCO,可提供用于第二频率域和/或同步域的选项。
集成的 EEPROM 可用于在启动时定义系统配置。内部 LDO 稳压器可提供出色的电源噪声抑制 (PSNR),从而降低了电源分配网络的成本和复杂性。
技术文档
未找到结果。请清除搜索并重试。
查看全部 11
| 顶层文档 | 类型 | 标题 | 格式选项 | 下载最新的英语版本 | 日期 | |
|---|---|---|---|---|---|---|
| * | 数据表 | LMK05318 是一款集成了 1 个 DPLL 和 2 个 APLL,支持 2 路输入和8 路输出的 网络同步器,采用 BAW VCO 技术,适用于基于以太网的网络应用 | PDF | HTML | PDF | HTML | 2026-5-18 | |
| 应用手册 | 差分及单端信号的端接指南 | PDF | HTML | 英语版 | PDF | HTML | 2025-12-19 | |
| 技术文章 | Solving synchronization challenges in Industrial Ethernet | PDF | HTML | 2019-7-19 | |||
| 用户指南 | LMK05318 Registers (Rev. A) | 2019-7-8 | ||||
| 技术文章 | TI BAW resonator innovation puts time on your side | PDF | HTML | 2019-3-5 | |||
| 技术文章 | Are you ready for BAW? | PDF | HTML | 2019-2-27 | |||
| 应用手册 | Understanding clocking needs for high-speed 56G PAM-4 serial links (Rev. A) | 2019-2-22 | ||||
| 应用手册 | Supported synchronization modes for TI network synchronizers (Rev. A) | 2019-2-22 | ||||
| 应用手册 | ITU-T G.8262 compliance test results for the LMK05318 (Rev. A) | 2019-2-22 | ||||
| 白皮书 | TI BAW technology enables ultra-low jitter clocks for high-speed networks | 2019-2-17 | ||||
| 应用手册 | How to use the LMK05318 as a jitter cleaner | 2019-1-16 |
设计与开发
如需其他信息或资源,请点击以下任一标题进入详情页面查看(如有)。
支持软件
TICSPRO-SW — TICS Pro GUI and Live Programming Tool for Clocking Devices
德州仪器 (TI) 时钟和合成器 (TICS) 专业软件用于对具有以下前缀的产品编号的评估模块 (EVM) 进行编程:CDC、LMK 和 LMX。这些产品包括锁相环和电压控制振荡器 (PLL+VCO)、合成器和时钟器件。
设计工具
CLOCK-TREE-ARCHITECT — 时钟树架构编程软件
时钟树架构是一款时钟树综合工具,可根据您的系统要求生成时钟树解决方案,从而帮助您简化设计流程。该工具从庞大的时钟产品数据库中提取数据,然后生成系统级多芯片时钟解决方案。
设计工具
PLLATINUMSIM-SW — PLL 环路滤波器、相位噪声、锁定时间和杂散模拟工具
PLLATINUMSIM-SW 是一款仿真工具,允许用户创建我们 PLLatinum™ 集成电路的详细设计和仿真,其中包括 LMX 系列锁相环 (PLL) 和合成器。
| 封装 | 引脚 | CAD 符号、封装和 3D 模型 |
|---|---|---|
| VQFN (RGZ) | 48 | Ultra Librarian |
订购和质量
推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。