LMK04208
- 超低的均方根值 (RMS) 抖动性能
- 111fs，RMS 抖动（12kHz 至 20MHz）
- 123fs，RMS 抖动（100Hz 至 20MHz）
- 双环路 PLLatinum锁相环 (PLL) 架构
- PLL1
- 集成低噪声晶体振荡器电路
- 输入时钟丢失时采用保持模式
- 自动或手动触发/恢复
- PLL2
- 标准化锁相环 (PLL) 噪底为 –227dBc/Hz
- 相位检测器速率最高可达 155MHz
- OSCin 倍频器
- 集成低噪声压控振荡器 (VCO)或外部 VCO 模式
- 两个具有 LOS 的冗余输入时钟
- 自动和手动切换模式
- 50% 占空比输出分配，1 至 1045（偶数和奇数）
- 6 路低电压正射极耦合逻辑 (LVPECL)、低压差分信令 (LVDS) 或低电压互补金属氧化物半导体 (LVCMOS) 可编程输出
- 数字延迟：固定或可动态调节
- 模拟延迟控制（步长为 25ps）
- 7 路差分输出；最高可达 14 路的单端输出
- 多达 6 个 VCXO/晶振缓冲输出
- 时钟速率高达 1536MHz
- 0 延迟模式
- 加电时 3 个缺省时钟输出
- 多模式：双 PLL、单 PLL 和时钟分配
- 工业温度范围：-40°C 至 +85°C
- 3.15V 至 3.45V 工作电压
- 64 引脚超薄四方扁平无引线 (WQFN) 封装 (9.0mm × 9.0mm × 0.8mm)
应用
- 数据转换器计时
- 无线基础设施
- 网络、同步光纤网 (SONET) 或同步数字体系 (SDH)、数字用户线路接入复用器 (DSLAM)
- 医疗、视频、军事和航天领域
- 测试和测量
All trademarks are the property of their respective owners.
LMK04208 器件是一款高性能时钟调节器，具备出色的时钟抖动消除、生成和分配 等高级功能， 能够充分满足新一代系统要求。双环 PLLatinum架构利用低噪声 VCXO 模块能够实现 111fs RMS 抖动（12kHz 至 20MHz）或采用低成本外部晶振及变容二极管实现低于 200fs 的 RMS 抖动（12kHz 至 20MHz）。
双环架构由两个高性能锁相环 (PLL)、一个低噪声晶体振荡器电路以及一个高性能压控振荡器 (VCO) 构成。第一个 PLL (PLL1) 具有低噪声抖动消除器功能，而第二个 PLL (PLL2) 执行时钟生成。PLL1 可配置为与外部 VCXO 模块配合使用，或与具有外部可调晶体和变容二极管的集成式晶体振荡器配合使用。当应用于很窄的环路带宽时，PLL1 使用 VCXO 模块或可调晶体的优异近端相位噪声（偏移低于 50kHz）清理输入时钟。PLL1 的输出将用作 PLL2 的清理输入参考，以锁定集成式 VCO。可对 PLL2 的环路带宽进行优化以清理远端相位噪声（偏移高于 50 kHz），集成式 VCO 优于 VCXO 模块或 PLL1 中使用的可调晶体。
技术文档
| 顶层文档 | 类型 | 标题 | 格式选项 | 下载最新的英语版本 | 日期 | |
|---|---|---|---|---|---|---|
| * | 数据表 | LMK04208 具有双环 PLL 的低噪声时钟抖动消除器 数据表 | PDF | HTML | 英语版 | PDF | HTML | 2016-9-28 |
| 应用手册 | LMK时钟 family LVDS输出交流耦合设计注意事项 | 2021-6-10 |
设计与开发
如需其他信息或资源，请点击以下任一标题进入详情页面查看（如有）。
LMK04208EVM — 具有双路级联 PLL 和集成 2.9GHz VCO 的双输入、6+1 输出时钟抖动清除器
LMK04208EVM 支持使用测试设备或其他评估板对 LMK04208 进行评估，从而验证用于特定应用的块或系统要求。 LMK04208 EVM 已预先装配了一个用于双环运行的 122.88MHz VCXO。 如果需要不同的 VCXO 频率或需要用于性能评估的特定 VCXO，则可以替换 VCXO。 重新配置板后，可以禁用 VCXO，并将外部基准连接到 OSCin 端口以进行 PLL2 单环运行。 CLKin1 输入也可用于时钟分频/延迟/扇出配置下的板运行。 LMK04208 是一款多功能器件，而 LMK04208 可用于对多种配置下的 LMK04208 进行评估。
CODELOADER — CodeLoader Device Register Programming v4.19.0
The CodeLoader 4 software is used to program the LMX PLLs and LMK timing devices through either the USB or line print terminal (LPT) port of a computer. This software also provides information on how to program the device by showing the bits that are actually sent.
Which software do I use?
Product | (...) |
CLOCKDESIGNTOOL — Clock Design Tool Software
时钟设计工具软件可帮助选择器件、设计环路滤波器，并进行定时器件解决方案仿真。当您输入所需的输出频率和参考频率（可选）后，该工具就会提供能够满足指定要求的 TI 器件、分频器值，并推荐能够尽可能减少抖动的环路滤波器。
CLOCKDESIGNTOOL 教程视频
我要使用哪一个软件？
产品 | 环路滤波器和器件配置 + 仿真 | 模拟工具 | 器件寄存器编程 |
LMX24xx PLL 系列 | EasyPLL | ||
LMX25xx PLL+VCO 系列 | 时钟设计工具 | ||
LMK 抖动清除器和分配器 |
TICSPRO-SW — TICS Pro GUI and Live Programming Tool for Clocking Devices
德州仪器 (TI) 时钟和合成器 (TICS) 专业软件用于对具有以下前缀的产品编号的评估模块 (EVM) 进行编程：CDC、LMK 和 LMX。这些产品包括锁相环和电压控制振荡器 (PLL+VCO)、合成器和时钟器件。
CLOCK-TREE-ARCHITECT — 时钟树架构编程软件
时钟树架构是一款时钟树综合工具，可根据您的系统要求生成时钟树解决方案，从而帮助您简化设计流程。该工具从庞大的时钟产品数据库中提取数据，然后生成系统级多芯片时钟解决方案。
PLLATINUMSIM-SW — PLL 环路滤波器、相位噪声、锁定时间和杂散模拟工具
PLLATINUMSIM-SW 是一款仿真工具，允许用户创建我们 PLLatinum™ 集成电路的详细设计和仿真，其中包括 LMX 系列锁相环 (PLL) 和合成器。
| 封装 | 引脚 | CAD 符号、封装和 3D 模型 |
|---|---|---|
| WQFN (NKD) | 64 | Ultra Librarian |
订购和质量
推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。