LMK00308
- 3:1 Input
Multiplexer:
- Two Universal Inputs Operate up to 3.1 GHz and Accept LVPECL, LVDS, CML, SSTL, HSTL, HCSL, or Single-Ended Clocks
- One Crystal Input Accepts a 10 to 40 MHz Crystal or Single-Ended Clock
- Two Banks
with 4 Differential Outputs Each:
- LVPECL, LVDS, HCSL, or Hi-Z (Selectable Per Bank)
- LVPECL Additive Jitter with LMK03806 Clock Source at 156.25
MHz:
- 20 fs RMS (10 kHz to 1 MHz)
- 51 fs RMS (12 kHz to 20 MHz)
- High PSRR: -65 / -76 dBc (LVPECL/LVDS) at 156.25 MHz
- LVCMOS Output with Synchronous Enable Input
- Pin-Controlled Configuration
- VCC Core Supply: 3.3 V ± 5%
- 3 Independent VCCO Output Supplies: 3.3 V/2.5 V ± 5%
- Industrial Temperature Range: -40°C to +85°C
- 40-lead WQFN (6 mm × 6 mm)
The LMK00308 is a 3-GHz, 8-output differential fanout buffer intended for high-frequency, low-jitter clock/data distribution and level translation. The input clock can be selected from two universal inputs or one crystal input. The selected input clock is distributed to two banks of 4 differential outputs and one LVCMOS output. Both differential output banks can be independently configured as LVPECL, LVDS, or HCSL drivers, or disabled. The LVCMOS output has a synchronous enable input for runt-pulse-free operation when enabled or disabled. The LMK00308 operates from a 3.3 V core supply and 3 independent 3.3 V/2.5 V output supplies.
The LMK00308 provides high performance, versatility, and power efficiency, making it ideal for replacing fixed-output buffer devices while increasing timing margin in the system.
您可能感兴趣的相似产品
功能与比较器件相似。
技术文档
| 顶层文档 | 类型 | 标题 | 格式选项 | 下载最新的英语版本 | 日期 | |
|---|---|---|---|---|---|---|
| * | 数据表 | LMK00308 3-GHz 8-Output Ultra-Low Additive Jitter Differential Clock Buffer/Level Translator 数据表 (Rev. D) | PDF | HTML | 2016-3-28 | ||
| 应用手册 | 使用时钟缓冲器进行正弦波-方波转换 | PDF | HTML | 英语版 | PDF | HTML | 2024-9-4 | |
| 应用手册 | PCIe 应用的时钟 | PDF | HTML | 英语版 | PDF | HTML | 2023-11-29 | |
| 应用手册 | 医学超声系统时钟 (Rev. A) | 英语版 (Rev.A) | PDF | HTML | 2021-12-16 | ||
| 应用手册 | LMK时钟 family LVDS输出交流耦合设计注意事项 | 2021-6-10 | ||||
| 技术文章 | Clock tree fundamentals: finding the right clocking devices for your design | PDF | HTML | 2021-3-24 |
设计与开发
如需其他信息或资源，请点击以下任一标题进入详情页面查看（如有）。
LMK00308EVM — LMK00308 评估板
The LMK00308 Evaluation Board allows functional and performance verification of the LMK00308 high-performance 8-output differential clock buffer device.
CLOCKDESIGNTOOL — Clock Design Tool Software
时钟设计工具软件可帮助选择器件、设计环路滤波器，并进行定时器件解决方案仿真。当您输入所需的输出频率和参考频率（可选）后，该工具就会提供能够满足指定要求的 TI 器件、分频器值，并推荐能够尽可能减少抖动的环路滤波器。
CLOCKDESIGNTOOL 教程视频
我要使用哪一个软件？
产品 | 环路滤波器和器件配置 + 仿真 | 模拟工具 | 器件寄存器编程 |
LMX24xx PLL 系列 | EasyPLL | ||
LMX25xx PLL+VCO 系列 | 时钟设计工具 | ||
LMK 抖动清除器和分配器 |
CLOCK-TREE-ARCHITECT — 时钟树架构编程软件
时钟树架构是一款时钟树综合工具，可根据您的系统要求生成时钟树解决方案，从而帮助您简化设计流程。该工具从庞大的时钟产品数据库中提取数据，然后生成系统级多芯片时钟解决方案。
PLLATINUMSIM-SW — PLL 环路滤波器、相位噪声、锁定时间和杂散模拟工具
PLLATINUMSIM-SW 是一款仿真工具，允许用户创建我们 PLLatinum™ 集成电路的详细设计和仿真，其中包括 LMX 系列锁相环 (PLL) 和合成器。
| 封装 | 引脚 | CAD 符号、封装和 3D 模型 |
|---|---|---|
| WQFN (RTA) | 40 | Ultra Librarian |
订购和质量
推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。