DS90UR124
- 支持 18 位色深的显示器
- 5MHz 至 43MHz 像素时钟
- 汽车级产品：符合 AEC-Q100 2 级要求
- 24:1 接口压缩
- 具有直流平衡功能的嵌入式时钟支持交流耦合数据传输
- 能够驱动长达 10 米的屏蔽双绞线
- 无需参考时钟（解串器）
- 符合 ISO 10605 ESD 标准 – 大于 8kV HBM ESD 结构
- 支持热插拔
- EMI 降低 – 串行器接受展频输入；串行链路上的数据随机化和重排；解串器提供可调节 PTO（渐进接通）LVCMOS 输出
- @Speed BIST（内置自检）用于验证 LVDS 传输路径
- 发送器和接收器独立断电控制
- 电源范围 3.3V ±10%
- 发送器采用 48 引脚 TQFP 封装，接收器采用 64 引脚 TQFP 封装
- 温度范围：-40°C 至 105°C
- DS90C241/DS90C124 的向后兼容模式
DS90URxxx-Q1 芯片组将 24 位并行总线转换为具有嵌入式时钟信息的完全透明的数据/控制 FPD-Link II LVDS 串流。该芯片组旨在将图形数据驱动至要求 18 位色深的显示屏：RGB666 + HS、VS、DE + 三个额外的通用数据通道。该单一串流通过消除并行数据与时钟路径间的偏移问题，简化了印刷电路板 (PCB) 走线和电缆上的 24 位总线传输。该器件通过缩窄数据路径，进而减少了 PCB 层数、电缆宽度以及连接器尺寸和引脚数量，节省了系统成本。
DS90URxxx-Q1 在高速 I/O 上整合了 FPD-Link II LVDS 信令。FPD-Link II LVDS 提供了一个低功耗、低噪声环境，便于通过串行传输路径可靠地传输数据。通过针对工作频率范围优化串行器输出边沿速率，进一步降低了 EMI。
此外，该器件具有预加重功能，可增强信号，在有损耗电缆上传输更远的距离。内部直流均衡编码和解码被用来支持交流耦合互连。使用 TI 的专有随机锁定，串行器的并行数据会随机分配给解串器，而无需 REFCLK。
您可能感兴趣的相似产品
功能与比较器件相似。
技术文档
设计与开发
如需其他信息或资源，请点击以下任一标题进入详情页面查看（如有）。
SERDESUR-43USB — 用于 DS90UR241 DS90UR124 串行器和解串器芯片组的评估板
The SERDESUR-43 is an evaluation kit designed to demonstrate performance and capabilities of the DS90UR124 and DS90UR241 FPD-Link II Serializer/Deserializer Chipset.
The DS90UR241 Serializer board accepts LVCMOS input signals and provides single serialized FPD-LInk II LVDS data pair as an output. (...)
| 封装 | 引脚 | CAD 符号、封装和 3D 模型 |
|---|---|---|
| TQFP (PAG) | 64 | Ultra Librarian |
订购和质量
推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。