CDCLVC1102
- High-Performance 1:2, 1:3, 1:4, 1:6, 1:8, 1:10, 1:12 LVCMOS Clock Buffer Family
- Very Low Pin-to-Pin Skew < 50 ps
- Very Low Additive Jitter < 100 fs
- Supply Voltage: 3.3 V or 2.5 V
- fmax = 250 MHz for 3.3 V
fmax = 180 MHz for 2.5 V - Operating Temperature Range: –40°C to 85°C
- Available in 8-, 14-, 16-, 20-, 24-Pin TSSOP Package (All Pin-Compatible)
The CDCLVC11xx is a modular, high-performance, low-skew, general-purpose clock buffer family from Texas Instruments.
The entire family is designed with a modular approach in mind. It is intended to round up TI’s series of LVCMOS clock generators.
Seven different fan-out variations, 1:2 to 1:12, are available. All of the devices are pin-compatible to each other for easy handling.
All family members share the same high performing characteristics such as low additive jitter, low skew, and wide operating temperature range.
The CDCLVC11xx supports an asynchronous output enable control (1G) which switches the outputs into a low state when 1G is low.
The CDCLVC11xx family operates in a 2.5-V and
3.3-V environment and are characterized for operation from –40°C
to 85°C.
技术文档
| 顶层文档 | 类型 | 标题 | 格式选项 | 下载最新的英语版本 | 日期 | |
|---|---|---|---|---|---|---|
| * | 数据表 | CDCLVC11xx 3.3-V and 2.5-V LVCMOS High-Performance Clock Buffer Family 数据表 (Rev. B) | PDF | HTML | 2017-2-24 | ||
| 应用手册 | 使用时钟缓冲器进行正弦波-方波转换 | PDF | HTML | 英语版 | PDF | HTML | 2024-9-4 | |
| 应用手册 | How to Apply 1.8-V Signals to 3.3-V CDCLVC11xx Fanout Clock Buffer | 2010-11-30 |
设计与开发
如需其他信息或资源，请点击以下任一标题进入详情页面查看（如有）。
CDCLVC1104EVM — CDCLVC1104 评估模块
DLPDLCR4710EVM-G2 — 全高清 DLP4710 芯片组评估模块
DLPDLCR4710EVM-G2 工具包括电路板、光学引擎、DMD、柔性电缆和 LED (...)
CLOCK-TREE-ARCHITECT — 时钟树架构编程软件
时钟树架构是一款时钟树综合工具，可根据您的系统要求生成时钟树解决方案，从而帮助您简化设计流程。该工具从庞大的时钟产品数据库中提取数据，然后生成系统级多芯片时钟解决方案。
PLLATINUMSIM-SW — PLL 环路滤波器、相位噪声、锁定时间和杂散模拟工具
PLLATINUMSIM-SW 是一款仿真工具，允许用户创建我们 PLLatinum™ 集成电路的详细设计和仿真，其中包括 LMX 系列锁相环 (PLL) 和合成器。
TIDA-00207 — 符合 EN55011 标准，工业温度，10/100Mbps 以太网 PHY 砖型参考设计
此以太网 PHY 砖型参考设计使德州仪器 (TI) 客户能够采用 TI 工业以太网 PHY 收发器器件快速设计系统，并投放市场，完全符合 EN5501 A 类 EMI 要求。此参考设计中采用一个 50 引脚接口来连接基于 32 位 Cortex M4 处理器的控制器板。 该电路板采用小尺寸（2 英寸 x 3 英寸）设计，便于安装到现有产品中。
此参考设计展示了 DP83848K 以太网 PHY 收发器器件的先进功能，支持10/100 Base-T，并符合 IEEE 802.3 标准。整个参考设计由单个电源供电（带板载稳压器 5V 或单独 3.3V）。以太网 PHY (...)
TIDA-00810 — 用于测量保护继电器内的交流电压和电流且具有 Δ-Σ 芯片诊断功能的参考设计
TIDA-00810 参考设计通过高精度交流电压和电流测量模拟前端 (AFE) 以及用于在宽动态范围测量的四通道、24 位同步采样差分输入 Δ-Σ ADC，精确测量模拟输入性能，并提供芯片诊断功能，有助于及早发现电源系统故障。ADC 配置为测量 0V 至 5V 单极。使用具有 2.5V 直流输出电平位移的固定增益放大器，将输入缩放到 ADC 测量范围。AFE 可用于测量电流互感器、具有模拟隔离功能的电位分压器和 Rogowski 有源积分器的输出。AFE 采用 10 位低分辨率逐次逼近寄存器 (SAR) ADC 与 24 位 ∑-∆ ADC 并行进行 ADS131A04 诊断。
TIDA-00835 — 采用 24 位 Δ-Σ ADC 的高精度 ±0.5% 电流和隔离式电压测量参考设计
TIDA-00835 参考设计通过在宽动态范围内整合四通道、24 位同步采样差分输入 Δ-Σ ADC，可使用双极输入配置实现精确的电压和电流测量。ADC 配置为测量 ±2.5V 双极输入。 使用固定增益放大器将输入调整为 ±2.5V 的 ADC 测量范围。此 AFE 使用一个公共外部时钟将两个 ADC 链在一起，以将输入通道的数量增加到八个，同时对所有输入通道进行同步采样。通过在每个模块设置更多的测量通道，可降低整体系统成本。
TIDA-00928 — 采用光纤或双绞线接口、符合 EMI/EMC 标准的 10/100Mbps 以太网砖型参考设计
TIDA-01226 — 采用 DLP Pico 技术的紧凑型全高清 1080p（高达 16A）投影显示参考设计
| 封装 | 引脚 | CAD 符号、封装和 3D 模型 |
|---|---|---|
| TSSOP (PW) | 8 | Ultra Librarian |
订购和质量
推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。