CDCDB2000
- 具有集成 85Ω 输出终端的 20 LP-HCSL 输出
- 8 种硬件输出使能 (OE#) 控制
- 使用 DB2000QL 滤波器之后的附加相位抖动： < 0.08ps rms
- 支持 PCIe 第 6 代和第 7 代常见时钟 (CC) 频率和单独基准 (IR) 架构
- 与展频技术兼容
- 周期间抖动：< 50ps
- 输出到输出偏斜：< 50ps
- 输入到输出延迟：< 3ns
- 3.3V 内核和 IO 电源电压
- 硬件控制的低功耗模式 (PD#)
- 用于在 PD# 模式下进行输出控制的边带接口 (SBI)
- 9 个可选 SMBus 地址
- 功耗：< 600mW
- 6mm × 6mm，80 引脚 TLGA/GQFN 封装
CDCDB2000 是一款符合 DB2000QL 标准的 20 输出 LP-HCSL 时钟缓冲器，能够为 PCIe 第 1 代到第 7 代、QuickPath Interconnect (QPI)、UPI、SAS 和 SATA 接口分配参考时钟。使用 SMBus、SBI 和 8 输出使能引脚，可以单独配置和控制所有 20 个输出。CDCDB2000 是一个 DB2000QL 衍生缓冲器，达到或超过 DB2000QL 规格中的系统参数。CDCDB2000 采用具有 80 个引线的 6mm × 6mm TLGA/GQFN 封装。
技术文档
未找到结果。请清除搜索并重试。
查看全部 3
| 顶层文档 | 类型 | 标题 | 格式选项 | 下载最新的英语版本 | 日期 | |
|---|---|---|---|---|---|---|
| * | 数据表 | 符合 CDCDB2000 DB2000QL 标准的 20 输出时钟缓冲器，适用于 PCIe 第 1 代到第 7 代 数据表 (Rev. C) | PDF | HTML | 英语版 (Rev.C) | PDF | HTML | 2025-10-7 |
| 用户指南 | RC19XXX、9QXL2001X 与 LMKDB1XXX、CDCDB2000 直 接替换指南. | PDF | HTML | 英语版 | PDF | HTML | 2024-7-2 | |
| 用户指南 | CDCDB2000 User's Guide | 2019-10-29 |
设计与开发
如需其他信息或资源，请点击以下任一标题进入详情页面查看（如有）。
支持软件
TICSPRO-SW — TICS Pro GUI and Live Programming Tool for Clocking Devices
德州仪器 (TI) 时钟和合成器 (TICS) 专业软件用于对具有以下前缀的产品编号的评估模块 (EVM) 进行编程：CDC、LMK 和 LMX。这些产品包括锁相环和电压控制振荡器 (PLL+VCO)、合成器和时钟器件。
设计工具
CLOCK-TREE-ARCHITECT — 时钟树架构编程软件
时钟树架构是一款时钟树综合工具，可根据您的系统要求生成时钟树解决方案，从而帮助您简化设计流程。该工具从庞大的时钟产品数据库中提取数据，然后生成系统级多芯片时钟解决方案。
设计工具
PLLATINUMSIM-SW — PLL 环路滤波器、相位噪声、锁定时间和杂散模拟工具
PLLATINUMSIM-SW 是一款仿真工具，允许用户创建我们 PLLatinum™ 集成电路的详细设计和仿真，其中包括 LMX 系列锁相环 (PLL) 和合成器。
| 封装 | 引脚 | CAD 符号、封装和 3D 模型 |
|---|---|---|
| TLGA (NPP) | 80 | Ultra Librarian |
订购和质量
推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。