AFE7685
- 14 位分辨率
- 采样率：
- DAC：9GSPS
- ADC：3GSPS
- 射频频率范围：高达 5.2GHz
- 最大射频信号带宽
- 四通道模式 (4T4R)：800MHz（单频带）；300MHz（双频带）
- 双通道模式 (2T2R)：1200MHz (TX)/1000MHz (RX)（单频带）；800MHz（双频带）
- 每 RX 通道配备片上双频可选择 DSA
- 集成型 TX DSA 功能
- 数字：
- 双频带数字上变频器 (DUC)
- 双频带数字下变频器 (DDC)
- 用于 DUC/DDC 的 32 位 NCO
- 插值率：6 倍、8 倍、9 倍、12 倍、16 倍、18 倍、24 倍、36 倍
- 抽取率：/2、/3、/4、/6、/8、/9、/12、/16、/18、/24、/32
- 适用于 TDD 的 RX/FB 动态转换
- 接口：
- 8 个高达 15Gbps 的 SerDes 收发器
- 采用 8b/10b 编码的 16 位和 12 位 JESD204B 传输层格式
- 子类 1 多器件同步
- 时钟：
- 用于生成 DAC 和 ADC 时钟的内部 PLL/VCO
- 封装：17mm x 17mm FC BGA，间距为 0.8mm
- 电源：1.85V、1.15V、1.0V、–1.8V
AFE76xx 是一系列高性能四通道/双通道 14 位集成式射频采样模拟前端 (AFE)，配备 9 个 GSPS DAC 和 3 个 GSPS ADC，支持合成和数字化宽带信号。高动态范围使得 AFE76xx 能够为无线基站生成和数字化 3G/4G 信号。在 TDD 模式下，接收器通道经过配置可在流量接收器 (TDD RX) 状态和宽带反馈接收器 (TDD FB) 状态间动态切换以辅助发送器路径上功率放大器 (PA) 的 DPD（数字预失真）。
AFE76xx 系列在接收器通道上具有集成式 DSA，同时支持发送器通道上等同于 DSA 的功能。每个接收器通道都有一个模拟射频峰值功耗检测器和多个数字功耗检测器，可在接收器通道上辅助进行自动增益控制 (AGC)，另有两个射频过载检测器可实现器件可靠性保护。AFE76xx 系列拥有 8 个兼容 JESD204B 的 SerDes 收发器，运行速率高达 15Gbps。这些器件每 TX 通道拥有多达 2 个 DUC，每 RX 通道拥有 2 个 DDC，采用多种插值/抽取率以及具有频率灵活的独立 NCO 的数字正交调制器/解调器。这些器件在单频带模式下支持超过 1000MHz（4T4R 下为 800MHz）射频信号带宽，在双频带模式下支持每频带高达 800MHz（4T4R 下为 300MHz）射频信号带宽。低抖动 PLL/VCO 通过允许使用频率较低的参考时钟来简化采样时钟的生成。
技术文档
| 顶层文档 | 类型 | 标题 | 格式选项 | 下载最新的英语版本 | 日期 | |
|---|---|---|---|---|---|---|
| * | 数据表 | 具有 14 位 9GSPS DAC 和 14 位 3GSPS ADC 的 AFE76xx 四通道/双通道、射频采样模拟前端 数据表 (Rev. E) | PDF | HTML | 英语版 (Rev.E) | PDF | HTML | 2019-5-20 |
| 应用手册 | 使用集成射频采样装置的小型电池和中继器系统 (Rev. A) | PDF | HTML | 英语版 (Rev.A) | 2021-9-20 | ||
| 应用手册 | 具有 LTE 和 5G 无线电用 AFE76xx 的 MIMO 收发器 (Rev. A) | PDF | HTML | 英语版 (Rev.A) | 2021-9-20 | ||
| 应用手册 | Temp Profile to Maintain Optimum FIT Performance | 2019-7-23 | ||||
| 应用手册 | RF Sampling for Multi-band Radios | 2018-11-26 | ||||
| 应用手册 | AFE76xx as a Single-Chip Wideband Repeater Using Loopback Mode | 2018-11-1 | ||||
| 应用手册 | Dither Improves ACPR in RF Sampling DAC | 2018-10-24 | ||||
| 应用手册 | Modular Communications Transceiver for 4G/5G Distributed Antenna | 2018-8-18 | ||||
| 应用手册 | AFE768x Power Dissipation Comparison across Modes | 2018-7-25 | ||||
| 应用手册 | An Efficient LDO-less Power Supply Solution for AFE76xx | 2017-11-13 |
设计与开发
如需其他信息或资源，请点击以下任一标题进入详情页面查看（如有）。
TI204C-IP — Request for JESD204 rapid design IP
JESD204 快速设计 IP 旨在为 FPGA 工程师提供一条快速通往运行中的 JESD204 系统的路径。该 IP 经过特别设计，可将下游数字处理和其他应用逻辑与 JESD204 协议的大多数性能和时序关键型限制因素隔离开。该 IP 将帮助设计人员节省固件开发时间并简化 FPGA 集成。
当您使用 TI 的高速数据转换器时，可免专利费使用 JESD204 快速设计 IP。TI 将协助用户配置初始链路，对其进行定制，以便在特定 FPGA 平台和 TI 数据转换器 JMODE 之间使用。在对该 IP 进行测试并确定其可以用于部署工作之后，TI 将会通过安全的下载链接提供该 IP。
JESD204 (...)
| 封装 | 引脚 | CAD 符号、封装和 3D 模型 |
|---|---|---|
| FCBGA (ABJ) | 400 | Ultra Librarian |