ADC08DJ5200RF
- ADC 内核：
- 8 位分辨率
- 单通道模式下的采样率高达 10.4GSPS
- 双通道模式下的采样率高达 5.2GSPS
- 性能规格：
- 本底噪声（–20dBFS，VFS = 1VPP-DIFF）：
- 双通道模式： –143.4dBFS/Hz
- 单通道模式： –146.2dBFS/Hz
- ENOB（双通道，FIN = 2.4GHz，TYP）：7.8 位
- 本底噪声（–20dBFS，VFS = 1VPP-DIFF）：
- VCMI 为 0V 时的缓冲模拟输入：
- 模拟输入带宽 (-3dB)：8.1GHz
- 可用输入频率范围：> 10GHz
- 满量程输入电压（VFS，默认值）：0.8VPP
- 无噪声孔径延迟 (tAD) 调节：
- 精确采样控制：19fs 步长
- 简化同步和交错
- 温度和电压不变延迟
- 简便易用的同步特性：
- 自动 SYSREF 计时校准
- 样片标记时间戳
- JESD204C 串行数据接口：
- 最大通道速率：17.16Gbps
- 支持 64b/66b 和 8b/10b 编码
- 8b/10b 模式兼容 JESD204B
- 峰值射频输入功率 (Diff)：+26.5dBm（+27.5dBFS，560x 满量程功率）
- 可实现均衡的可编程 FIR 滤波器
- 功耗：3.8W
- 电源：1.1V、1.9V
ADC08DJ5200RF 器件是一款射频采样千兆采样模数转换器 (ADC)，可对从直流到 10GHz 以上的输入频率进行直接采样。ADC08DJ5200RF 可配置为双通道 5.2GSPS ADC 或单通道 10.4GSPS ADC。支持高达 10GHz 的可用输入频率范围，可对频率捷变系统的 L、S、C 和 X 频带进行直接射频采样。
ADC08DJ5200RF 使用具有多达 16 个串行通道的高速 JESD204C 输出接口，支持高达 17.16Gbps 的线路速率。通过 JESD204C 子类 1 支持确定性延迟和多器件同步。JESD204C 接口可进行配置，对线路速率和通道数进行权衡。支持 8b/10b 和 64b/66b 数据编码方案。64b/66b 编码支持前向纠错 (FEC)，可改进误码率。此接口向后兼容 JESD204B 接收器。
无噪声孔径延迟调节和 SYSREF 窗口等创新的同步特性可简化多通道应用的系统设计。可编程 FIR 滤波器可实现片上均衡。
技术文档
| 顶层文档 | 类型 | 标题 | 格式选项 | 下载最新的英语版本 | 日期 | |
|---|---|---|---|---|---|---|
| * | 数据表 | ADC08DJ5200RF 10.4GSPS 单通道或 5.2GSPS 双通道 8 位射频采样模数转换器 (ADC) 数据表 (Rev. B) | PDF | HTML | 英语版 (Rev.B) | PDF | HTML | 2025-5-2 |
| 应用手册 | 比较有源和无源高速/射频模数转换器前端 | PDF | HTML | 英语版 | PDF | HTML | 2025-4-22 | |
| 应用手册 | 高速射频 ADC 转换器前端架构评估 | PDF | HTML | 英语版 | PDF | HTML | 2025-4-4 |
设计与开发
如需其他信息或资源，请点击以下任一标题进入详情页面查看（如有）。
ADC08DJ5200RFEVM — ADC08DJ5200RF 具有双通道 5.2GSPS 或单通道 10.4GSPS 的射频采样 8 位 ADC 评估模块
ADC08DJ5200RF 评估模块 (EVM) 是一款用于评估 ADC08DJ5200RF 的平台。ADC08DJ5200RF 是一款低功耗、8 位、双通道、5.2GSPS 或单通道 10.4GSPS RF 采样模数转换器 (ADC)，具有缓冲模拟输入以及集成式数字降压转换器，采用 JESD204B/C 接口。该 EVM 具有变压器耦合模拟输入，可适应各种信号源和频率。
ADC08DJ5200RFEVM 中包含 LMX2594 时钟合成器和 LMK04828 JESD204B/C 时钟生成器，可以将其配置为超低抖动 ADC 器件时钟和 SYSREF，从而实现完整的 JESD204B/C 子类 (...)
TI204C-IP — Request for JESD204 rapid design IP
JESD204 快速设计 IP 旨在为 FPGA 工程师提供一条快速通往运行中的 JESD204 系统的路径。该 IP 经过特别设计，可将下游数字处理和其他应用逻辑与 JESD204 协议的大多数性能和时序关键型限制因素隔离开。该 IP 将帮助设计人员节省固件开发时间并简化 FPGA 集成。
当您使用 TI 的高速数据转换器时，可免专利费使用 JESD204 快速设计 IP。TI 将协助用户配置初始链路，对其进行定制，以便在特定 FPGA 平台和 TI 数据转换器 JMODE 之间使用。在对该 IP 进行测试并确定其可以用于部署工作之后，TI 将会通过安全的下载链接提供该 IP。
JESD204 (...)
ADC12DJ5200RF-CALC — ADC12DJ5200RF 输入网络满标度计算工具。
| 封装 | 引脚 | CAD 符号、封装和 3D 模型 |
|---|---|---|
| FCCSP (AAV) | 144 | Ultra Librarian |