홈 인터페이스 이더넷 IC 이더넷 PHY
홈
인터페이스
이더넷 IC
이더넷 PHY

DP83843

활성

파이버 및 AUI를 지원하는 10/100Mbps 이더넷 PHY 트랜시버

지금 주문하기
데이터 시트

DP83843

활성
데이터 시트 지금 주문하기

제품 상세 정보

Datarate (Mbps) 10/100 Interface type MII, SNI Rating Catalog Number of ports Single Features AUI support, FX support Supply voltage (V) 5 I/O supply voltage (typ) (V) 5 Operating temperature range (°C) 0 to 70 Number of LEDs 6
Datarate (Mbps) 10/100 Interface type MII, SNI Rating Catalog Number of ports Single Features AUI support, FX support Supply voltage (V) 5 I/O supply voltage (typ) (V) 5 Operating temperature range (°C) 0 to 70 Number of LEDs 6
QFP (NNC) 80 295.84 mm² 17.2 x 17.2
  • IEEE 802.3 ENDEC with AUI/10BASE-T transceivers
    and built-in filters
  • IEEE 802.3u 100BASE-TX compatible - directly drives
    standard Category 5 UTP, no need for external
    100BASE-TX transceiver
  • Fully Integrated and fully compliant ANSI X3.263 TPPMD
    physical sublayer which includes adaptive equalization
    and BLW compensation
  • IEEE 802.3u 100BASE-FX compatible - connects directly
    to industry standard Electrical/Optical transceivers
  • IEEE 802.3u Auto-Negotiation for automatic speed selection
  • IEEE 802.3u compatible Media Independent Interface
    (MII) with Serial Management Interface
  • Integrated high performance 100 Mb/s clock recovery
    circuitry requiring no external filters
  • Full Duplex support for 10 and 100 Mb/s data rates
  • MII Serial 10 Mb/s mode
  • Fully configurable node/switch and 100Mb/s repeater
    modes
  • Programmable loopback modes for flexible systemdiagnostics
  • Flexible LED support
  • Single register access to complete PHY status
  • MDIO interrupt support
  • Individualized scrambler seed for 100BASE-TX applications
    using multiple PHYs
  • Low power consumption for multi-port applications
  • Small footprint 80-pin PQFP package
  • IEEE 802.3 ENDEC with AUI/10BASE-T transceivers
    and built-in filters
  • IEEE 802.3u 100BASE-TX compatible - directly drives
    standard Category 5 UTP, no need for external
    100BASE-TX transceiver
  • Fully Integrated and fully compliant ANSI X3.263 TPPMD
    physical sublayer which includes adaptive equalization
    and BLW compensation
  • IEEE 802.3u 100BASE-FX compatible - connects directly
    to industry standard Electrical/Optical transceivers
  • IEEE 802.3u Auto-Negotiation for automatic speed selection
  • IEEE 802.3u compatible Media Independent Interface
    (MII) with Serial Management Interface
  • Integrated high performance 100 Mb/s clock recovery
    circuitry requiring no external filters
  • Full Duplex support for 10 and 100 Mb/s data rates
  • MII Serial 10 Mb/s mode
  • Fully configurable node/switch and 100Mb/s repeater
    modes
  • Programmable loopback modes for flexible systemdiagnostics
  • Flexible LED support
  • Single register access to complete PHY status
  • MDIO interrupt support
  • Individualized scrambler seed for 100BASE-TX applications
    using multiple PHYs
  • Low power consumption for multi-port applications
  • Small footprint 80-pin PQFP package

The DP83843BVJE is a full feature Physical Layer device with integrated PMD sublayers to support both 10BASE-T and 100BASE-X Ethernet protocols.

This VLSI device is designed for easy implementation of 10/100 Mb/s Ethernet LANs. It interfaces directly to Twisted Pair media through an external transformer or to fiber media via industry standard electrical/optical fiber PMD transceivers. This device also interfaces directly to the MAC layer through the IEEE 802.3u standard Media Independent Interface (MII), ensuring interoperability between products from different vendors.

The DP83843 is designed with National Semiconductor’s advanced CMOS process. Its system architecture is based on the integration of several of National's industry proven core technologies:

  • IEEE 802.3 ENDEC with AUI/10BASE-T transceiver module to provide the 10 Mb/s functions
  • Clock Recovery/Generator Modules fromNational's Fast Ethernet and FDDI products
  • FDDI Stream Cipher scrambler/descrambler for TP-PMD
  • 100BASE-Xphysical codingsub-layer (PCS) andcontrol logic that integrates the core modules into a dual speed Ethernet physical layer controller
  • ANSI X3T12 Compliant TP-PMD Transceiver technology with Baseline Wander (BLW) compensation

The DP83843BVJE is a full feature Physical Layer device with integrated PMD sublayers to support both 10BASE-T and 100BASE-X Ethernet protocols.

This VLSI device is designed for easy implementation of 10/100 Mb/s Ethernet LANs. It interfaces directly to Twisted Pair media through an external transformer or to fiber media via industry standard electrical/optical fiber PMD transceivers. This device also interfaces directly to the MAC layer through the IEEE 802.3u standard Media Independent Interface (MII), ensuring interoperability between products from different vendors.

The DP83843 is designed with National Semiconductor’s advanced CMOS process. Its system architecture is based on the integration of several of National's industry proven core technologies:

  • IEEE 802.3 ENDEC with AUI/10BASE-T transceiver module to provide the 10 Mb/s functions
  • Clock Recovery/Generator Modules fromNational's Fast Ethernet and FDDI products
  • FDDI Stream Cipher scrambler/descrambler for TP-PMD
  • 100BASE-Xphysical codingsub-layer (PCS) andcontrol logic that integrates the core modules into a dual speed Ethernet physical layer controller
  • ANSI X3T12 Compliant TP-PMD Transceiver technology with Baseline Wander (BLW) compensation
filter 기타 이더넷 PHY 찾기
다운로드 스크립트와 함께 비디오 보기 비디오

기술 자료

star =TI에서 선정한 이 제품의 인기 문서
검색된 결과가 없습니다. 검색어를 지우고 다시 시도하세요.
3개 모두 보기
상위 문서 유형 직함 형식 옵션 날짜
* Data sheet DP83843 PHYTER datasheet (Rev. B) 2013/11/13
Application note How to Pass IEEE Ethernet Compliance Tests PDF | HTML 2021/09/20
Application note AN-1506 DP83843 to DP83848C/I/YB PHYTER System Rollover Document (Rev. A) 2013/04/26

설계 및 개발

추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.

드라이버 또는 라이브러리

ETHERNET-SW — 이더넷 PHY 드라이버 및 툴

텍사스 인스트루먼트의 이더넷 물리적 계층(PHY) 트랜시버용 드라이버는 직렬 관리 인터페이스(MDC/MDIO)를 통한 통신을 지원하여 PHY 레지스터를 구성하고 읽습니다. Linux 및 RTOS 드라이버는 github에서 찾을 수 있습니다.

 

사용 설명서: PDF
View Options
지원 소프트웨어

USB-2-MDIO — USB-2-MDIO Tool v1.0

The USB-2-MDIO software tool lets Texas Instruments' Ethernet PHYs access the MDIO status and device control registers.  The USB-2-MDIO tool includes a LaunchPad™ Development kit for TI's MSP430™ MCUs that is interfaced with a lightweight GUI.  The (...)

지원되는 제품 및 하드웨어

지원되는 제품 및 하드웨어
다운로드
시뮬레이션 모델

DP83843 IBIS Model

SNLM101.ZIP (24 KB) - IBIS Model
다운로드
시뮬레이션 툴

PSPICE-FOR-TI — TI 설계 및 시뮬레이션 툴용 PSpice®

TI용 PSpice®는 아날로그 회로의 기능을 평가하는 데 사용되는 설계 및 시뮬레이션 환경입니다. 완전한 기능을 갖춘 이 설계 및 시뮬레이션 제품군은 Cadence®의 아날로그 분석 엔진을 사용합니다. 무료로 제공되는 TI용 PSpice에는 아날로그 및 전력 포트폴리오뿐 아니라 아날로그 행동 모델에 이르기까지 업계에서 가장 방대한 모델 라이브러리 중 하나가 포함되어 있습니다.

TI 설계 및 시뮬레이션 환경용 PSpice는 기본 제공 라이브러리를 이용해 복잡한 혼합 신호 설계를 시뮬레이션할 수 있습니다. 레이아웃 및 제작에 착수하기 (...)
요청
시뮬레이션 툴

TINA-TI — SPICE 기반 아날로그 시뮬레이션 프로그램

TINA-TI provides all the conventional DC, transient and frequency domain analysis of SPICE and much more. TINA has extensive post-processing capability that allows you to format results the way you want them. Virtual instruments allow you to select input waveforms and probe circuit nodes voltages (...)
사용 설명서: PDF
View Options
패키지 핀 CAD 기호, 풋프린트 및 3D 모델
QFP (NNC) 80 Ultra Librarian
TI의 평가 항목에 대한 표준 약관이 적용됩니다.

주문 및 품질

포함된 정보:
  • RoHS
  • REACH
  • 디바이스 마킹
  • 납 마감/볼 재질
  • MSL 등급/피크 리플로우
  • MTBF/FIT 예측
  • 물질 성분
  • 인증 요약
  • 지속적인 신뢰성 모니터링
포함된 정보:
  • 팹 위치
  • 조립 위치

지원 및 교육

TI 엔지니어의 기술 지원을 받을 수 있는 TI E2E™ 포럼

포럼 주제 모두 보기(영문)

콘텐츠는 TI 및 커뮤니티 기고자에 의해 "있는 그대로" 제공되며 TI의 사양으로 간주되지 않습니다. 사용 약관을 참조하십시오.

품질, 패키징, TI에서 주문하는 데 대한 질문이 있다면 TI 지원을 방문하세요. ​​​​​​​​​​​​​​

동영상