固件
数据表
TCA9534A
- 低待机电流消耗
- I2C 至并行端口扩展器
- 开漏电路低电平有效中断输出
- 1.65V 至 5.5V 的工作电源电压范围
- 可耐受 5V 电压的 I/O 端口
- 400kHz 快速 I2C 总线
- 3 个硬件地址引脚可在 I2C/SMBus 上支持最多 8 个器件
- 输入和输出配置寄存器
- 极性反转寄存器
- 内部加电复位
- 所用通道在加电时被配置为输入
- 加电时无毛刺脉冲
- SCL/SDA 输入端上的噪声滤波器
- 具有最大高电流驱动能力的锁存输出，适用于直接驱动 LED
- 锁断性能超过 100mA，符合 JESD 78 II 类规范的要求）
- 静电放电 (ESD) 保护性能超过 JESD 22 规范的要求
- 2000V 人体放电模型 (A114-A)
- 1000V 充电器件模型 (C101)
TCA9534A 是一款 16 引脚器件，可为两线双向 I2C 总线（或 SMBus）协议提供 8 位通用并行输入和输出 (I/O) 扩展。该器件可在 1.65V 至 5.5V 的电源电压范围内运行，从而允许使用各种器件。该器件支持 100kHz（标准模式）和 400kHz（快速模式）时钟频率。当开关、传感器、按钮、LED、风扇和其它类似器件需要额外的 I/O 时，I/O 扩展器（如 TCA9534A）可提供简单解决方案。
TCA9534A 的 功能 包括在 INT 引脚上生成中断。这样，主设备就知道输入端口状态何时发生了变化。硬件可选地址引脚 A0、A1 和 A2 最多允许 8 个 TCA9534A 器件位于同一 I2C 总线上。该器件还可通过电源循环供电以生成加电复位，从而复位到默认状态 。
技术文档
未找到结果。请清除搜索并重试。
查看全部 9 | 类型 | 标题 | 下载最新的英语版本 | 日期 | |||
|---|---|---|---|---|---|---|
| * | 数据表 | TCA9534A 具有中断输出和配置寄存器的低压 8 位 I2C 和系统管理总线 (SMBUS) 低功耗输入输出 (I/O) 扩展器 数据表 (Rev. C) | PDF | HTML | 英语版 (Rev.C) | PDF | HTML | 2018年 1月 29日 |
| 应用手册 | Understanding Transient Drive Strength vs. DC Drive Strength in Level-Shifters (Rev. A) | PDF | HTML | 2024年 7月 3日 | |||
| 应用手册 | 了解 CMOS 输出缓冲器中的瞬态驱动强度与直流驱动强度 | PDF | HTML | 最新英语版本 (Rev.A) | PDF | HTML | 2024年 5月 15日 | |
| 应用手册 | I2C Dynamic Addressing | 2019年 4月 25日 | ||||
| 应用手册 | Choosing the Correct I2C Device for New Designs | PDF | HTML | 2016年 9月 7日 | |||
| 应用手册 | Understanding the I2C Bus | PDF | HTML | 2015年 6月 30日 | |||
| 应用手册 | Maximum Clock Frequency of I2C Bus Using Repeaters | 2015年 5月 15日 | ||||
| 应用手册 | I2C Bus Pull-Up Resistor Calculation | PDF | HTML | 2015年 2月 13日 | |||
| EVM 用户指南 | I/O Expander EVM User's Guide (Rev. A) | 2014年 7月 25日 |
设计和开发
如需其他信息或资源，请点击以下任一标题进入详情页面查看（如有）。
设计工具
I2C-DESIGNER — I2C 设计者工具
利用 I2C 设计器工具，可快速解决基于 I2C 设计中寻址、电压电平和频率方面的冲突。输入主输入端和从输入端，以自动生成 I2C 树活轻松构建自定义解决方案。此工具可在调试缺失确认、选择上拉电阻器和满足 I2C 总线最大容性负载方面提供指导，从而帮助设计人员节省时间并遵循 I2C 标准。
模拟工具
PSPICE-FOR-TI — PSpice® for TI 设计和仿真工具
PSpice® for TI 可提供帮助评估模拟电路功能的设计和仿真环境。此功能齐全的设计和仿真套件使用 Cadence® 的模拟分析引擎。PSpice for TI 可免费使用，包括业内超大的模型库之一，涵盖我们的模拟和电源产品系列以及精选的模拟行为模型。
借助 PSpice for TI 的设计和仿真环境及其内置的模型库，您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案，然后再进行布局和制造，可缩短产品上市时间并降低开发成本。
在 PSpice for TI 设计和仿真工具中，您可以搜索 TI (...)
借助 PSpice for TI 的设计和仿真环境及其内置的模型库，您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案，然后再进行布局和制造，可缩短产品上市时间并降低开发成本。
在 PSpice for TI 设计和仿真工具中，您可以搜索 TI (...)
模拟工具
TINA-TI — 基于 SPICE 的模拟仿真程序
TINA-TI 提供了 SPICE 所有的传统直流、瞬态和频域分析以及更多。TINA 具有广泛的后处理功能，允许您按照希望的方式设置结果的格式。虚拟仪器允许您选择输入波形、探针电路节点电压和波形。TINA 的原理图捕获非常直观 - 真正的“快速入门”。
TINA-TI 安装需要大约 500MB。直接安装，如果想卸载也很容易。我们相信您肯定会爱不释手。
TINA-TI 安装需要大约 500MB。直接安装，如果想卸载也很容易。我们相信您肯定会爱不释手。
TINA 是德州仪器 (TI) 专有的 DesignSoft 产品。该免费版本具有完整的功能，但不支持完整版 TINA 所提供的某些其他功能。
如需获取可用 TINA-TI 模型的完整列表，请参阅：SpiceRack - 完整列表
需要 HSpice (...)
参考设计
TIDA-060039 — 电感触控和磁旋钮非接触式用户接口参考设计
此参考设计使用电感式感应和霍尔效应感应技术来提供人机界面。电感式感应器件在无缝表面上提供八个不同的触控按钮，而霍尔效应传感器用于提供可以旋转并用作额外按钮的磁旋钮。
通过电感式感应触控按钮，可提供使用按压力来确定按钮按压的强大解决方案。这能够让触控按钮支持佩戴手套操作，同时无需顾及按钮表面的灰尘或损坏等环境因素。霍尔效应传感器旋钮提供非接触式旋转，减少了传统接触式方案（如电位器或旋转编码器）中的磨损。
设计指南: PDF
参考设计
TIDA-01406 — 能效较高的隔离式 CANopen 接口参考设计
CAN 和 CANopen 是传统现场总线协议，适用于工厂自动化中的许多应用。只要高电压有可能损坏终端设备，就需要隔离器件。现今的智能工厂利用多个高效节能的自动化节点。该参考设计包含了 ISO1050 和 SN6501 器件，构建为 BeagleBone Black CAPE。此外，可以利用现有 Linux 软件基础架构在 BeagleBone Black 开发板上轻松对该设计进行测试。
参考设计
TIDA-01022 — 适用于 DSO、雷达和 5G 无线测试系统的灵活 3.2GSPS 多通道 AFE 参考设计
此高速多通道数据采集参考设计可实现最佳的系统性能。系统设计人员需要考虑关键的设计参数，如高速多通道时钟生成功能的时钟抖动和偏斜（这会影响整个系统的 SNR、SFDR、通道间偏斜和确定性延迟）。此参考设计演示了一种多通道 AFE 和时钟解决方案，采用具有 JESD204B 的高速数据转换器、高速放大器、高性能时钟和低噪声电源解决方案，可实现最佳的系统性能
参考设计
TIDA-01027 — 可最大限度提升 12.8GSPS 数据采集系统性能的低噪声电源参考设计
此参考设计展示了用于能超过 12.8GSPS 的超高速数据采集 (DAQ) 系统的高效率、低噪声五轨电源设计。该电源直流/直流转换器进行了频率同步和相移，从而最大限度降低输入电流纹波并控制频率内容。使用高性能的 HotRod™ 封装技术可将任何潜在的辐射电磁干扰 (EMI) 降至最低。
参考设计
TIDA-01028 — 适用于高速示波器和宽带数字转换器的 12.8GSPS 模拟前端参考设计
此参考设计提供了一个可实现 12.8GSPS 采样率的交错射频采样模数转换器 (ADC) 的实用示例。这一方案可通过时序交错两个射频采样 ADC 来完成。交错处理需要在 ADC 之间进行相移，此参考设计通过 ADC12DJ3200 的无噪声孔径延迟调节（tAD 调节）功能来实现这一点。此功能还可用于最大限度地减少交错 ADC 常见的失配问题，从而尽可能提升 SNR、ENOB 和 SFDR 性能。此参考设计还采用了一套支持 JESD204B 的低相位噪声时钟树。其采用 LMX2594 宽带 PLL 和 LMK04828 合成器以及抖动清除器。
参考设计
TIDA-010128 — 适用于 12 位数字转换器的可扩展 20.8GSPS 参考设计
此参考设计介绍采用时序交错配置射频采样模数转换器 (ADC) 的 20.8GSPS 采样系统。时序交错法是一种经实践检验可提高采样率的传统方法，然而，匹配个别 ADC 失调电压、增益和采样时间不匹配是实现性能的关键。随着采样时钟频率的增加，交错复杂性也随之增加。ADC 之间的相位匹配是实现更出色的 SFDR 和 ENOB 的关键规格之一。本参考设计通过采用简化 20.8GSPS 交错实施的 19fs 精确相位控制措施，在 ADC12DJ5200RF 上应用了无噪声孔径延迟调节功能。本参考设计基于符合 12 位系统性能要求的 LMK04828 和 LMX2594，采用了板载低噪声 (...)
参考设计
TIDA-010122 — 同步多通道射频系统数据转换器 DDC 和 NCO 特性的参考设计
由于 5G 的兴起，大规模多输入多输出 (mMIMO)、相控阵雷达和通信有效载荷等应用需要进行相应的调整，由此带来了同步设计挑战，该参考设计可解决这些挑战。典型射频前端包括模拟域中的天线、低噪声放大器 (LNA)、混频器、本机振荡器 (LO)，以及数字域中的模数转换器、数字控制振荡器 (NCO) 和数字下变频器 (DDC)。要实现总体系统同步，这些数字块需要与系统时钟进行同步。该参考设计使用 ADC12DJ3200 数据转换器，通过将片上 NCO 与 SYNC~ 进行同步获得确定性延迟，以此在多个接收器上实现小于 5ps 的通道间偏移，并使用无噪声孔径延迟调节（tAD (...)
参考设计
TIDA-010132 — 适用于雷达应用的多通道射频收发器参考设计
这款 8 通道模拟前端 (AFE) 参考设计使用了两个 AFE7444 4 通道射频收发器和基于 LMK04828-LMX2594 的时钟子系统，该子系统可支持将设计扩展至 16 通道或更多通道。每条 AFE 通道都包含一个 14 位 9GSPS DAC 和一个 3GSPS ADC，同步偏移低于 10ps，并且在 2.6GHz 下的动态范围大于 75dB。
| 封装 | 引脚 | CAD 符号、封装和 3D 模型 |
|---|---|---|
| SOIC (DW) | 16 | Ultra Librarian |
| TSSOP (PW) | 16 | Ultra Librarian |
订购和质量
包含信息：
- RoHS
- REACH
- 器件标识
- 引脚镀层/焊球材料
- MSL 等级/回流焊峰值温度
- MTBF/时基故障估算
- 材料成分
- 鉴定摘要
- 持续可靠性监测
包含信息：
- 制造厂地点
- 封装厂地点
推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。