主页 逻辑和电压转换 触发器、锁存器和寄存器 D 型触发器
主页
逻辑和电压转换
触发器、锁存器和寄存器
D 型触发器

SN74AUP1G80

正在供货

低功耗单通道正边沿触发式 D 型触发器

立即订购
数据表

SN74AUP1G80

正在供货
数据表 立即订购

产品详情

Number of channels 1 Technology family AUP Supply voltage (min) (V) 0.8 Supply voltage (max) (V) 3.6 Input type Standard CMOS Output type Push-Pull Clock frequency (max) (MHz) 260 IOL (max) (mA) 4 IOH (max) (mA) -4 Supply current (max) (µA) 0.9 Features Balanced outputs, Over-voltage tolerant inputs, Partial power down (Ioff), Very high speed (tpd 5-10ns) Operating temperature range (°C) -40 to 85 Rating Catalog
Number of channels 1 Technology family AUP Supply voltage (min) (V) 0.8 Supply voltage (max) (V) 3.6 Input type Standard CMOS Output type Push-Pull Clock frequency (max) (MHz) 260 IOL (max) (mA) 4 IOH (max) (mA) -4 Supply current (max) (µA) 0.9 Features Balanced outputs, Over-voltage tolerant inputs, Partial power down (Ioff), Very high speed (tpd 5-10ns) Operating temperature range (°C) -40 to 85 Rating Catalog
DSBGA (YFP) 6 1.4000000000000001 mm² 1 x 1.4000000000000001 SOT-23 (DBV) 5 8.12 mm² 2.9 x 2.8 SOT-SC70 (DCK) 5 4.2 mm² 2 x 2.1 USON (DRY) 6 1.45 mm² 1.45 x 1 X2SON (DPW) 5 0.64 mm² 0.8 x 0.8 X2SON (DSF) 6 1 mm² 1 x 1
  • Latch-Up Performance Exceeds 100 mA Per JESD 78, Class II
  • ESD Performance Tested Per JESD 22
    • 2000-V Human-Body Model
      (A114-B, Class II)
    • 1000-V Charged-Device Model (C101)
  • Available in the Texas Instruments NanoStar™ Package
  • Low Static-Power Consumption
    (ICC = 0.9 µA Maximum)
  • Low Dynamic-Power Consumption
    (Cpd = 4.3 pF Typical at 3.3 V)
  • Low Input Capacitance (Ci = 1.5 pF Typical)
  • Low Noise – Overshoot and Undershoot <10% of VCC
  • Ioff Supports Partial-Power-Down Mode Operation
  • Schmitt-Trigger Action Allows Slow Input Transition and Better Switching Noise Immunity at the Input
    (Vhys = 250 mV Typical at 3.3 V)
  • Wide Operating VCC Range of 0.8 V to 3.6 V
  • Optimized for 3.3-V Operation
  • 3.6-V I/O Tolerant to Support Mixed-Mode Signal Operation
  • tpd = 4.4 ns Maximum at 3.3 V
  • Suitable for Point-to-Point Applications
  • Latch-Up Performance Exceeds 100 mA Per JESD 78, Class II
  • ESD Performance Tested Per JESD 22
    • 2000-V Human-Body Model
      (A114-B, Class II)
    • 1000-V Charged-Device Model (C101)
  • Available in the Texas Instruments NanoStar™ Package
  • Low Static-Power Consumption
    (ICC = 0.9 µA Maximum)
  • Low Dynamic-Power Consumption
    (Cpd = 4.3 pF Typical at 3.3 V)
  • Low Input Capacitance (Ci = 1.5 pF Typical)
  • Low Noise – Overshoot and Undershoot <10% of VCC
  • Ioff Supports Partial-Power-Down Mode Operation
  • Schmitt-Trigger Action Allows Slow Input Transition and Better Switching Noise Immunity at the Input
    (Vhys = 250 mV Typical at 3.3 V)
  • Wide Operating VCC Range of 0.8 V to 3.6 V
  • Optimized for 3.3-V Operation
  • 3.6-V I/O Tolerant to Support Mixed-Mode Signal Operation
  • tpd = 4.4 ns Maximum at 3.3 V
  • Suitable for Point-to-Point Applications

The AUP family is TI’s premier solution to the industry’s low-power needs in battery-powered portable applications. This family assures a low static- and dynamic-power consumption across the entire VCC range of 0.8 V to 3.6 V, resulting in increased battery life (see AUP – The Lowest-Power Family). This product also maintains excellent signal integrity (see Excellent Signal Integrity).

This is a single positive-edge-triggered D-type flip-flop. When data at the data (D) input meets the setup time requirement, the data is transferred to the Q output on the positive-going edge of the clock pulse. Clock triggering occurs at a voltage level and is not directly related to the rise time of the clock pulse. Following the hold-time interval, data at the D input can be changed without affecting the levels at the outputs.

NanoStar™ package technology is a major breakthrough in IC packaging concepts, using the die as the package.

This device is fully specified for partial-power-down applications using Ioff. The Ioff circuitry disables the outputs when the device is powered down. This inhibits current backflow into the device which prevents damage to the device.

The AUP family is TI’s premier solution to the industry’s low-power needs in battery-powered portable applications. This family assures a low static- and dynamic-power consumption across the entire VCC range of 0.8 V to 3.6 V, resulting in increased battery life (see AUP – The Lowest-Power Family). This product also maintains excellent signal integrity (see Excellent Signal Integrity).

This is a single positive-edge-triggered D-type flip-flop. When data at the data (D) input meets the setup time requirement, the data is transferred to the Q output on the positive-going edge of the clock pulse. Clock triggering occurs at a voltage level and is not directly related to the rise time of the clock pulse. Following the hold-time interval, data at the D input can be changed without affecting the levels at the outputs.

NanoStar™ package technology is a major breakthrough in IC packaging concepts, using the die as the package.

This device is fully specified for partial-power-down applications using Ioff. The Ioff circuitry disables the outputs when the device is powered down. This inhibits current backflow into the device which prevents damage to the device.
filter 查找其他 D 型触发器
下载 观看带字幕的视频 视频

技术文档

star =有关此产品的 TI 精选热门文档
未找到结果。请清除搜索并重试。
查看全部 10
类型 标题 下载最新的英语版本 日期
* 数据表 SN74AUP1G80 Low-Power Single Positive-Edge-Triggered D-Type Flip-Flop 数据表 (Rev. F) PDF | HTML 2017年 7月 20日
选择指南 Logic Guide (Rev. AC) PDF | HTML 2025年 11月 13日
应用简报 了解施密特触发器 (Rev. B) PDF | HTML 英语版 (Rev.B) PDF | HTML 2025年 5月 5日
应用手册 Power-Up Behavior of Clocked Devices (Rev. B) PDF | HTML 2022年 12月 15日
选择指南 Little Logic Guide 2018 (Rev. G) 2018年 7月 6日
应用手册 Designing and Manufacturing with TI's X2SON Packages 2017年 8月 23日
应用手册 How to Select Little Logic (Rev. A) 2016年 7月 26日
选择指南 逻辑器件指南 2014 (Rev. AA) 最新英语版本 (Rev.AC) PDF | HTML 2014年 11月 17日
选择指南 小尺寸逻辑器件指南 (Rev. E) 最新英语版本 (Rev.G) 2012年 7月 16日
应用手册 Semiconductor Packing Material Electrostatic Discharge (ESD) Protection 2004年 7月 8日

设计和开发

如需其他信息或资源，请点击以下任一标题进入详情页面查看（如有）。

评估板

5-8-LOGIC-EVM — 支持 5 至 8 引脚 DCK、DCT、DCU、DRL 和 DBV 封装的通用逻辑评估模块

灵活的 EVM 设计用于支持具有 5 至 8 引脚数且采用 DCK、DCT、DCU、DRL 或 DBV 封装的任何器件。
用户指南: PDF
TI.com 上无现货
评估板

5-8-NL-LOGIC-EVM — 支持 5 至 8 引脚 DPW、DQE、DRY、DSF、DTM、DTQ 和 DTT 封装的通用逻辑和转换 EVM

通用 EVM 旨在支持采用 DTT、DRY、DPW、DTM、DQE、DQM、DSF 或 DTQ 封装的任何逻辑或转换器件。电路板设计可实现灵活的评估。

用户指南: PDF | HTML
英语版: PDF | HTML
TI.com 上无现货
仿真模型

SN74AUP1G80 IBIS Model (Rev. B)

SCEM444B.ZIP (64 KB) - IBIS Model
下载
参考设计

TIDA-01056 — 用于在最大限度地减小 EMI 的同时优化供电效率的 20 位 1MSPS DAQ 参考设计

该参考设计适用于高性能数据采集 (DAQ) 系统，它优化了功率级，可降低功耗并最大程度地减小开关稳压器的 EMI 影响（通过使用 LMS3635-Q1 降压转换器）。  与 LM53635 降压转换器相比，该参考设计可在最轻负载电流下将效率提高 7.2%，从而实现 125.25dB 的 SFDR、99dB 的 SNR 和 16.1 的 ENOB。
设计指南: PDF
原理图: PDF
参考设计

TIDA-01054 — 用于消除高性能 DAQ 系统中 EMI 影响的多轨电源参考设计

TIDA-01054 参考设计借助 LM53635 降压转换器，帮助消除 EMI 对 16 位以上数据采集 (DAQ) 系统的性能降级影响。降压转换器使设计人员能够将电源解决方案部署在信号路径附近，既避免 EMI 导致的噪声劣化问题，又节省电路板空间。该设计使用 20 位、1-MSPS SAR ADC 实现 100.13 dB 的系统 SNR 性能，几乎与使用外部电源时的 100.14 dB SNR 性能相当。
设计指南: PDF
原理图: PDF
参考设计

TIDA-01055 — 适用于高性能 DAQ 系统的 ADC 电压基准缓冲器优化参考设计

适用于高性能 DAQ 系统的 TIDA-01055 参考设计采用了 TI OPA837 高速运算放大器优化 ADC 参考缓冲器，以提高 SNR 性能并降低功耗。该器件采用复合缓冲器配置，功耗比传统运算放大器提高了 22%。具有集成缓冲器的电压基准源通常缺乏在高通道数系统中实现出色性能所需的驱动强度。  该参考设计可驱动多个 ADC，并使用 18 位、2-MSPS SAR ADC 实现了 15.77 位的系统 ENOB。
设计指南: PDF
原理图: PDF
参考设计

TIDA-01057 — 用于最大限度提高 20 位 ADC 的信号动态范围以实现真正 10Vpp 差分输入的参考设计

该参考设计专为高性能数据采集 (DAQ) 系统设计，用于提高 20 位差分输入 ADC 的动态范围。许多 DAQ 系统都需要具有宽 FSR（满标量程范围）测量能力，以获得足够的信号动态范围。SAR ADC 的许多早期参考设计都采用了 THS4551 FDA（全差分放大器）。然而，THS4551 的最大电源电压被限制为 5.4V，这不足以实现最大程度地提高具有 5V 基准电压的 SAR ADC 的动态范围所需的真正 10Vpp 差分输出 (10V FSR)。该参考设计实现了 TI 的最新 THS4561 FDA（最大电源电压为 12.6V），并探索了真正 10Vpp (...)
设计指南: PDF
原理图: PDF
参考设计

TIDA-01051 — 针对自动测试设备优化 FPGA 利用率和数据吞吐量的参考设计

TIDA-01051 参考设计用于演示超高通道数的数据采集 (DAQ) 系统（如用在自动测试设备 (ATE) 中的系统）经过优化的通道密度、集成、功耗、时钟分配和信号链性能。利用串行器（如 TI DS90C383B）将多个同步采样 ADC 输出与多个 LVDS 线路相结合，可显著减少主机 FPGA 必须处理的引脚数量。  因此，单个 FPGA 可处理的 DAQ 通道数量显著增加，而且电路板布线的复杂度大幅降低。
设计指南: PDF
原理图: PDF
参考设计

TIDA-01050 — 适用于 18 位 SAR 数据转换器的优化模拟前端 DAQ 系统参考设计

TIDA-01050 参考设计旨在改善通常与自动测试设备相关的集成、功耗、性能以及时钟问题。该设计适用于所有 ATE 系统，尤其适合需要大量输入通道的系统。
设计指南: PDF
原理图: PDF
参考设计

TIDA-01052 — 使用负电源输入改进满量程 THD 的 ADC 驱动器参考设计

TIDA-01052 参考设计旨在突显在模拟前端驱动器放大器而不是接地上使用负电压轨系统性能提高。此概念与所有模拟前端相关，但此设计专门针对自动测试设备。
设计指南: PDF
原理图: PDF
封装 引脚 CAD 符号、封装和 3D 模型
DSBGA (YFP) 6 Ultra Librarian
SOT-23 (DBV) 5 Ultra Librarian
SOT-SC70 (DCK) 5 Ultra Librarian
USON (DRY) 6 Ultra Librarian
X2SON (DPW) 5 Ultra Librarian
X2SON (DSF) 6 Ultra Librarian
应遵守 TI 评估类商品的标准条款与条件。

订购和质量

包含信息：
  • RoHS
  • REACH
  • 器件标识
  • 引脚镀层/焊球材料
  • MSL 等级/回流焊峰值温度
  • MTBF/时基故障估算
  • 材料成分
  • 鉴定摘要
  • 持续可靠性监测
包含信息：
  • 制造厂地点
  • 封装厂地点

支持和培训

视频