产品详情

Technology family AUP Supply voltage (min) (V) 0.8 Supply voltage (max) (V) 3.6 Number of channels 1 IOL (max) (mA) 4 IOH (max) (mA) 0 Supply current (max) (µA) 10 Input type Standard CMOS Output type Open-drain Features Over-voltage tolerant inputs, Partial power down (Ioff), Very high speed (tpd 5-10ns) Rating Catalog Operating temperature range (°C) -40 to 85
Technology family AUP Supply voltage (min) (V) 0.8 Supply voltage (max) (V) 3.6 Number of channels 1 IOL (max) (mA) 4 IOH (max) (mA) 0 Supply current (max) (µA) 10 Input type Standard CMOS Output type Open-drain Features Over-voltage tolerant inputs, Partial power down (Ioff), Very high speed (tpd 5-10ns) Rating Catalog Operating temperature range (°C) -40 to 85
DSBGA (YFP) 4 1 mm² 1 x 1 SOT-23 (DBV) 5 8.12 mm² 2.9 x 2.8 SOT-5X3 (DRL) 5 2.56 mm² 1.6 x 1.6 SOT-SC70 (DCK) 5 4.2 mm² 2 x 2.1 USON (DRY) 6 1.45 mm² 1.45 x 1 X2SON (DPW) 5 0.64 mm² 0.8 x 0.8 X2SON (DSF) 6 1 mm² 1 x 1
  • Latch-Up Performance Exceeds 100 mA Per JESD 78, Class II
  • ESD Performance Tested Per JESD 22
    • 2000-V Human-Body Model
      (A114-B, Class II)
    • 1000-V Charged-Device Model (C101)
  • Available in the Texas Instruments NanoStar™ Package
  • Low Static-Power Consumption
    (ICC = 0.9 µA Maximum)
  • Low Dynamic-Power Consumption
    (Cpd = 1 pF Typical at 3.3 V)
  • Low Input Capacitance (Ci = 1.5 pF Typical)
  • Low Noise – Overshoot and Undershoot <10% of VCC
  • Ioff Supports Partial Power-Down-Mode Operation
  • Input Hysteresis Allows Slow Input Transition and Better Switching Noise Immunity at the Input (Vhys = 250 mV Typical at 3.3 V)
  • Wide Operating VCC Range of 0.8 V to 3.6 V
  • Optimized for 3.3-V Operation
  • 3.6-V I/O Tolerant to Support Mixed-Mode Signal Operation
  • tpd = 3.6 ns Maximum at 3.3 V
  • Suitable for Point-to-Point Applications
  • Latch-Up Performance Exceeds 100 mA Per JESD 78, Class II
  • ESD Performance Tested Per JESD 22
    • 2000-V Human-Body Model
      (A114-B, Class II)
    • 1000-V Charged-Device Model (C101)
  • Available in the Texas Instruments NanoStar™ Package
  • Low Static-Power Consumption
    (ICC = 0.9 µA Maximum)
  • Low Dynamic-Power Consumption
    (Cpd = 1 pF Typical at 3.3 V)
  • Low Input Capacitance (Ci = 1.5 pF Typical)
  • Low Noise – Overshoot and Undershoot <10% of VCC
  • Ioff Supports Partial Power-Down-Mode Operation
  • Input Hysteresis Allows Slow Input Transition and Better Switching Noise Immunity at the Input (Vhys = 250 mV Typical at 3.3 V)
  • Wide Operating VCC Range of 0.8 V to 3.6 V
  • Optimized for 3.3-V Operation
  • 3.6-V I/O Tolerant to Support Mixed-Mode Signal Operation
  • tpd = 3.6 ns Maximum at 3.3 V
  • Suitable for Point-to-Point Applications

The AUP family is TI’s premier solution to the industry’s low-power needs in battery-powered portable applications. This family ensures a very low static and dynamic power consumption across the entire VCC range of 0.8 V to 3.6 V, resulting in an increased battery life. This product also maintains excellent signal integrity (see

AUP – The Lowest-Power Family and Excellent Signal Integrity).

The AUP family is TI’s premier solution to the industry’s low-power needs in battery-powered portable applications. This family ensures a very low static and dynamic power consumption across the entire VCC range of 0.8 V to 3.6 V, resulting in an increased battery life. This product also maintains excellent signal integrity (see

AUP – The Lowest-Power Family and Excellent Signal Integrity).

下载 观看带字幕的视频 视频

您可能感兴趣的相似产品

open-in-new 比较替代产品
功能与比较器件相同,且具有相同引脚
SN74LVC1G06 正在供货 具有漏极开路输出的单通道 1.65V 至 5.5V 逆变器 Larger voltage range (1.65V to 5.5V), higher drive average drive strength (24mA)

技术文档

star =有关此产品的 TI 精选热门文档
未找到结果。请清除搜索并重试。
查看全部 9
类型 标题 下载最新的英语版本 日期
* 数据表 SN74AUP1G06 Low-Power Single Inverter With Open-Drain Outputs 数据表 (Rev. E) PDF | HTML 2018年 3月 26日
应用简报 了解施密特触发器 (Rev. A) PDF | HTML 英语版 (Rev.A) PDF | HTML 2022年 12月 1日
选择指南 Little Logic Guide 2018 (Rev. G) 2018年 7月 6日
应用手册 Designing and Manufacturing with TI's X2SON Packages 2017年 8月 23日
选择指南 Logic Guide (Rev. AB) 2017年 6月 12日
应用手册 How to Select Little Logic (Rev. A) 2016年 7月 26日
选择指南 逻辑器件指南 2014 (Rev. AA) 最新英语版本 (Rev.AB) 2014年 11月 17日
选择指南 小尺寸逻辑器件指南 (Rev. E) 最新英语版本 (Rev.G) 2012年 7月 16日
应用手册 Semiconductor Packing Material Electrostatic Discharge (ESD) Protection 2004年 7月 8日

设计和开发

如需其他信息或资源,请点击以下任一标题进入详情页面查看(如有)。

评估板

5-8-LOGIC-EVM — 支持 5 至 8 引脚 DCK、DCT、DCU、DRL 和 DBV 封装的通用逻辑评估模块

灵活的 EVM 设计用于支持具有 5 至 8 引脚数且采用 DCK、DCT、DCU、DRL 或 DBV 封装的任何器件。
用户指南: PDF
TI.com 上无现货
仿真模型

SN74AUP1G06 Behavioral SPICE Model

SCEM694.ZIP (7 KB) - PSpice Model
仿真模型

SN74AUP1G06 IBIS Model (Rev. A)

SCEM440A.ZIP (47 KB) - IBIS Model
参考设计

TIDA-00570 — 用于工业 3D 打印和数字平板印刷的高速 DLP 子系统参考设计

高速 DLP® 子系统参考设计提供系统级 DLP 开发板设计,适用于需要高分辨率、超高速度和生产可靠性的工业数字平版印刷术和 3D 打印应用。该系统设计通过集成最高分辨率的 DLP 数字微镜器件 DLP9000X 和最快的数字控制器 DLPC910 来提供最大的吞吐量。这种组合具有超过 400 万个微镜(WQXGA 分辨率),从而能实现超过 60 千兆比特每秒 (Gbps) 的连续流数据速率。DLPC910 数字控制器还为设计人员提供先进的像素控制,除了可以进行全帧输入,还可以进行随机行寻址。这一增加的灵活性支持各种架构,适用于工业、医疗、安全、电信和仪表等应用。
设计指南: PDF
原理图: PDF
参考设计

TIDA-080002 — 超便携、低功耗 DLP® Pico™ qHD 显示参考设计

0.23 qHD DLP 芯片组是一个经济实惠的平台,支持通过嵌入式主机处理器使用 DLP 技术。该芯片组已整合到此参考设计中,能够为各种应用实现低功耗按需自由形状显示子系统。
设计指南: PDF
原理图: PDF
参考设计

TIDA-01571 — 采用 DLP® 技术且具有更高亮度的便携式低功耗高清显示参考设计

此显示参考设计采用 DLP Pico™ 0.3 英寸 TRP 高清 720p 显示芯片组,并在 DLP LightCrafter™ Display 3010-G2 评估模块 (EVM) 中实施。此参考设计支持在移动智能电视、虚拟助手移动投影仪、数字标牌等投影显示应用中实现高分辨率。此设计包括 DLP3010 芯片组,该芯片组由 DLP3010 720p 数字微镜器件 (DMD)、 DLPC3433 显示控制器和 DLPA3000 PMIC/LED 驱动器组成。
设计指南: PDF
原理图: PDF
封装 引脚 CAD 符号、封装和 3D 模型
DSBGA (YFP) 4 Ultra Librarian
SOT-23 (DBV) 5 Ultra Librarian
SOT-5X3 (DRL) 5 Ultra Librarian
SOT-SC70 (DCK) 5 Ultra Librarian
USON (DRY) 6 Ultra Librarian
X2SON (DPW) 5 Ultra Librarian
X2SON (DSF) 6 Ultra Librarian

订购和质量

包含信息:
  • RoHS
  • REACH
  • 器件标识
  • 引脚镀层/焊球材料
  • MSL 等级/回流焊峰值温度
  • MTBF/时基故障估算
  • 材料成分
  • 鉴定摘要
  • 持续可靠性监测
包含信息:
  • 制造厂地点
  • 封装厂地点

支持和培训

视频