ZHCS808D February   2012  – March 2016 LMK00306

PRODUCTION DATA.  

  1. 1 特性
  2. 2 应用
  3. 3 说明
  4. 4 修订历史记录
  5. 5 Pin Configuration and Functions
  6. 6 Specifications
    1. 6.1 Absolute Maximum Ratings
    2. 6.2 ESD Ratings
    3. 6.3 Recommended Operating Conditions
    4. 6.4 Thermal Information
    5. 6.5 Electrical Characteristics
    6. 6.6 Typical Characteristics
  7. 7 Parameter Measurement Information
    1. 7.1 Differential Voltage Measurement Terminology
  8. 8 Detailed Description
    1. 8.1 Overview
    2. 8.2 Functional Block Diagram
    3. 8.3 Feature Description
      1. 8.3.1 VCC and VCCO Power Supplies
      2. 8.3.2 Clock Inputs
      3. 8.3.3 Clock Outputs
        1. 8.3.3.1 Reference Output
  9. 9 Application and Implementation
    1. 9.1 Driving the Clock Inputs
    2. 9.2 Crystal Interface
    3. 9.3 Termination and Use of Clock Drivers
      1. 9.3.1 Termination for DC Coupled Differential Operation
      2. 9.3.2 Termination for AC Coupled Differential Operation
      3. 9.3.3 Termination for Single-Ended Operation
  10. 10Power Supply Recommendations
    1. 10.1 Power Supply Sequencing
    2. 10.2 Current Consumption and Power Dissipation Calculations
      1. 10.2.1 Power Dissipation Example: Worst-Case Dissipation
    3. 10.3 Power Supply Bypassing
      1. 10.3.1 Power Supply Ripple Rejection
    4. 10.4 Thermal Management
  11. 11器件和文档支持
    1. 11.1 文档支持
      1. 11.1.1 相关文档　
    2. 11.2 社区资源
    3. 11.3 商标
    4. 11.4 静电放电警告
    5. 11.5 Glossary
  12. 12机械、封装和可订购信息

封装选项

请参考 PDF 数据表获取器件具体的封装图。

机械数据 (封装 | 引脚)
  • NJK|36
散热焊盘机械数据 (封装 | 引脚)
订购信息

1 特性

  • 3：1 输入多路复用器
    • 两个通用输入运行频率高达 3.1GHz，并且接受低电压正射极耦合逻辑 (LVPECL)，低压差分信令 (LVDS)，电流模式逻辑 (CML)，短截线串联端接逻辑 (SSTL), 高速收发器逻辑 (HSTL)，主机时钟信号电平 (HCSL) 或单端时钟
    • 一个晶振输入可接受 10 至 40MHz 的晶振或单端使能时钟
  • 两组差分输出，每组 3 个
    • LVPECL，LVDS，HCSL 或高阻抗 (Hi-Z)（每个组可选）
    • LMK03806 时钟源为 156.25MHz 时，LVPECL 附加抖动：
      • 20fs RMS（10kHz 至 1MHz）
      • 51fs RMS（12kHz 至 20MHz）
  • 高电源抑制比 (PSRR)：156.25MHz 时为 -65/-76dBc (LVPECL/LVDS)
  • 具有同步使能驶入的 LVCMOS 输出
  • 由引脚控制的配置
  • VCC内核电源：3.3V ± 5%
  • 3 个独立的 VCCO输出电源：3.3V/2.5V ± 5%
  • 工业温度范围：-40°C 至 +85°C
  • 36 接线超薄型四方扁平无引线 (WQFN) 封装 (6mm x 6mm)

2 应用

  • 针对模数转换器 (ADC)，数模转换器 (DAC)，多千兆以太网，XAUI，光纤通道，SATA/SAS，SONET/SDH，通用公共无线接口 (CPRI)，高频背板的时钟分配和电平转换
  • 交换机、路由器、线路接口卡、定时卡
  • 服务器，计算，PCI Express (PCIe 3.0)
  • 射频拉远单元和基站单元

3 说明

LMK00306 是一款 3GHz、6 路输出差动扇出缓冲器，用于高频、低抖动时钟/数据分配和电平转换。可从两个通用输入或一个晶振输入中选择输入时钟。所选择的的输入时钟被分配到两组输出，每组输出包含 3 个差分输出和 1 个 LVCMOS 输出。两个差分输出组可被独立配置为 LVPECL，LVDS 或 HCSL 驱动器，或者被禁用。LVCMOS 输出具有用于在启用或禁用时实现无短脉冲运行的同步使能输入。LMK00306 由一个 3.3V 内核电源和 3 个独立的 3.3V/2.5V 输出电源供电运行。

LMK00306 具有高性能、多用途和电源效率特性，这使得它成为替代固定输出缓冲器器件的理想选择，同时还能增加系统中的时序余裕。

器件信息(1)

器件型号 封装 封装尺寸（标称值）
LMK00306 WQFN (36) 6.00mm x 6.00mm
  1. 要了解所有可用封装，请见数据表末尾的可订购产品附录。

功能框图

LMK00306 30177401.gif

LVPECL 输出摆幅 (VOD) 与频率间的关系

LMK00306 30177476.gif