返回页首

产品详细信息

参数

Function Clock generator Number of outputs 10 Output frequency (Max) (MHz) 1500 Core supply voltage (V) 3.3 Output supply voltage (V) 3.3 Input type LVCMOS, LVPECL Output type LVCMOS, LVDS, LVPECL Operating temperature range (C) -40 to 85 Features Integrated EEPROM, Programmable phase offset Rating Catalog open-in-new 查找其它 时钟发生器

封装|引脚|尺寸

VQFN (RGC) 64 81 mm² 9 x 9 open-in-new 查找其它 时钟发生器

特性

  • High Performance LVPECL, LVDS, LVCMOS PLL Clock Synchronizer
  • Two Reference Clock Inputs (Primary and Secondary Clock) for Redundancy
    Support with Manual or Automatic Selection
  • Accepts Two Differential Input (LVPECL or LVDS) References up to 500MHz
    (or Two LVCMOS Inputs up to 250MHz) as PLL Reference
  • VCXO_IN Clock is Synchronized to One of Two Reference Clocks
  • VCXO_IN Frequencies up to 1.5GHz (LVPECL)
    800MHz for LVDS and
    250MHz for LVCMOS Level Signaling
  • Outputs Can be a Combination of LVPECL, LVDS, and LVCMOS
    (Up to 10 Differential LVPECL or LVDS Outputs or up to
    20 LVCMOS Outputs), Output 9 can be Converted to an
    Auxiliary Input as a 2nd VC(X)O.
  • Output Divider is Selectable to Divide by 1, 2, 3, 4, 5, 6, 8, 10,
    12, 16, 18, 20, 24, 28, 30, 32, 36, 40, 42, 48, 50, 56, 60, 64, 70,
    or 80 On Each Output Individually up to Eight Dividers. (Except for
    Output 0 and 9, Output 0 Follows Output 1 Divider and Output 9
    Follows Output 8 Divider)
  • SPI Controllable Device Setting
  • Individual Output Enable Control via SPI Interface
  • Integrated On-Chip Non-Volatile Memory (EEPROM) to Store Settings
    without the Need to Apply High Voltage to the Device
  • Optional Configuration Pins to Select Between Two Default Settings
    Stored in EEPROM
  • Efficient Jitter Cleaning from Low PLL Loop Bandwidth
  • Very Low Phase Noise PLL Core
  • Programmable Phase Offset (Input Reference to Outputs)
  • Wide Charge-Pump Current Range From 200µA to 3mA
  • Presets Charge-Pump to VCC_CP/2 for Fast Center-Frequency
    Setting of VC(X)O, Controlled Via the SPI Bus
  • SERDES Startup Mode (Depending on VCXO Range)
  • Auxiliary Input: Output 9 can Serve as 2nd VCXO Input to Drive
    All Outputs or to Serve as PLL Feedback Signal
  • RESET or HOLD Input Pin to Serve as Reset or Hold Functions
  • REFERENCE SELECT for Manual Select Between Primary and Secondary
    Reference Clocks
  • POWER DOWN (PD) to Put Device in Standby Mode
  • Analog and Digital PLL Lock Indicator
  • Internally Generated VBB Bias Voltages for Single-Ended Input Signals
  • Frequency Hold-Over Mode Activated by HOLD Pin or SPI Bus to Improve
    Fail-Safe Operation
  • Input to All Outputs Skew Control
  • Individual Skew Control for Each Output with Each Output Divider
  • Packaged in a QFN-64 Package
  • ESD Protection Exceeds 2kV HBM
  • Industrial Temperature Range of –40°C to 85°
open-in-new 查找其它 时钟发生器

描述

The CDCE72010 is a high-performance, low phase noise, and low skew clock synchronizer that synchronizes a VCXO (Voltage Controlled Crystal Oscillator) or VCO (Voltage Controlled Oscillator) frequency to one of two reference clocks. The clock path is fully programmable providing the user with a high degree of flexibility. The following relationship applies to the dividers:

Frequency (VCXO_IN or AUX_IN) / Frequency (PRI_REF or SEC_REF) = (P*N)/(R*M)

The VC(X)O_IN clock operates up to 1.5GHz through the selection of external VC(X)O and loop filter components. The PLL loop bandwidth and damping factor can be adjusted to meet different system requirements.

The CDCE72010 can lock to one of two reference clock inputs (PRI_REF and SEC_REF) and supports frequency hold-over mode for fail-safe and system redundancy. The outputs of the CDCE72010 are user definable and can be any combination of up to 10 LVPECL/LVDS outputs or up to 20 LVCMOS outputs. The built-in synchronization latches ensure that all outputs are synchronized for very low output skew.

All device settings, including output signaling, divider value selection, input selection, and many more, are programmable with the SPI (4-wire Serial Peripheral Interface). The SPI allows individual control of the device settings.

The device operates in a 3.3V environment and is characterized for operation from –40°C to +85°C.

The CDCE72010 is available in a 64-pin lead-free “green” plastic quad flatpack package with enhanced bottom thermal pad for heat dissipation. The Texas Instruments package designator is RGC (S-PQFP-N64).

open-in-new 查找其它 时钟发生器
下载

技术文档

star = TI 精选相关文档
未找到结果。请清除搜索,并重试。
查看所有 21
类型 标题 下载最新的英文版本 日期
* 数据表 Ten Output High Performance Clock Synchronizer, Jitter Cleaner &Clock Distrib 数据表 (Rev. C) 2012年 1月 31日
应用手册 Q3 2009 Issue Analog Applications Journal 2018年 9月 24日
技术文章 How to select an optimal clocking solution for your FPGA-based design 2015年 12月 9日
用户指南 ADS42B4x - User's Guide (Rev. A) 2015年 1月 30日
技术文章 Clocking sampled systems to minimize jitter 2014年 7月 31日
技术文章 Timing is Everything: How to optimize clock distribution in PCIe applications 2014年 3月 28日
用户指南 AFE722xEVM User's Guide 2013年 2月 5日
应用手册 正确理解时钟器件的抖动性能 2013年 1月 16日
设计指南 适用于 Xilinx FPGA 的模拟器件 解决方案指南 2012年 4月 24日
应用手册 时钟抖动时域分析 第 3 部分 下载英文版本 2011年 12月 2日
应用手册 模拟应用期刊 2011 第三季度 下载英文版本 2011年 12月 2日
用户指南 TSW3725 User's Guide 2011年 10月 25日
应用手册 Analog Applications Journal 3Q 2011 2011年 9月 1日
应用手册 时钟抖动时域分析,第 2 部分 下载英文版本 2011年 4月 5日
应用手册 4Q 2010 Issue Analog Applications Journal 2010年 11月 15日
应用手册 基于CDCE72010锁相环电路稳定性分析和仿真方法 2010年 8月 6日
应用手册 Impact of sampling-clock spurs on ADC performance 2009年 7月 14日
应用手册 CDCE72010 as clocking solution for High Speed Analog-to-Digital Converters 2008年 6月 8日
应用手册 Phase Noise Performance and Jitter Cleaning Ability of CDCE72010 2008年 6月 2日
应用手册 CDCE72010 as Frequency Synthesizer 2008年 5月 31日
用户指南 CDCE72010 EVM 2008年 5月 30日

设计与开发

有关其他条款或所需资源,请点击下面的任何链接来查看详情页面。

硬件开发

评估板 下载
document-generic 用户指南
299
说明

ADS4122EVM 是能让设计者评估德州仪器 (TI) ADS4122 器件(超低功耗 12 位 65 MSPS 模数转换器)的电路板。ADC 具有可配置的并行 DDR LVDS 或 CMOS 输出。EVM 提供了可在各种时钟、输入和电源条件下测试 ADS4122 的灵活环境。

ADS4122EVM 还包括德州仪器 (TI) 的新款 10 路输出低抖动时钟同步器和抖动消除器器件 - CDCE72010,它可用于驱动 ADS4122 的时钟输入。我们为外部 VCXO 和晶体带通滤波器提供了开放式插槽,允许对组合的高性能 ADC 与时钟电路(相当于最终的系统级解决方案)进行快速评估。此外,还为 EVM 提供了外部时钟源,二者均可通过 CDCE72010 进行路由或直接传递到 ADS4122 时钟输入。

ADS4122EVM 可以直接与 TI 的高速 LVDS 输出 ADC 数据采集卡 TSW1200EVM 相兼容。它还与具有 FMC 或 HSMC 连接器的 Altera 和 Xilinx FPGA EVM 兼容,可通过相应的转插卡进行通信。

特性
  • 变压器耦合模拟输入路径
  • 基于 THS4509 的放大器路径
  • 可配置的 CMOS 或 DDR LVDS 并行输出模式
  • 变压器耦合时钟输入路径
  • CDCE72010 抖动时钟同步器和抖动消除器时钟电路
  • DDR LVDS 输出和采集能力(通过 TSW1200 采集卡)
  • 控制 SPI 接入的 USB
  • 评估板 下载
    document-generic 用户指南
    299
    说明

    ADS4125EVM 是能让设计者评估德州仪器 (TI) ADS4125 器件(超低功耗 12 位 125MSPS 模数转换器)的电路板。ADC 具有可配置的并行 DDR LVDS 或 CMOS 输出。EVM 提供了可在各种时钟、输入和电源条件下测试 ADS4125 的灵活环境。

    ADS4125EVM 还包括德州仪器 (TI) 的新款 10 路输出低抖动时钟同步器和抖动消除器器件 - CDCE72010,它可用于驱动 ADS4125 的时钟输入。我们为外部 VCXO 和晶体带通滤波器提供了开放式插槽,允许对组合的高性能 ADC 与时钟电路(相当于最终的系统级解决方案)进行快速评估。此外,还为 EVM 提供了外部时钟源,二者均可通过 CDCE72010 进行路由或直接传递到 ADS4125 时钟输入。

    ADS4125EVM 可以直接与 TI 的高速 LVDS 输出 ADC 数据采集卡 TSW1200EVM 相兼容。它还与具有 FMC 或 HSMC 连接器的 Altera 和 Xilinx FPGA EVM 兼容,可通过相应的转插卡进行通信。

    特性
  • 变压器耦合模拟输入路径
  • 基于 THS4509 的放大器路径
  • 可配置的 CMOS 或 DDR LVDS 并行输出模式
  • 变压器耦合时钟输入路径
  • CDCE72010 抖动时钟同步器和抖动消除器时钟电路
  • DDR LVDS 输出和采集能力(通过 TSW1200 采集卡)
  • 控制 SPI 接入的 USB
  • 评估板 下载
    document-generic 用户指南
    说明

    ADS4126EVM 是能让设计者评估德州仪器 (TI) ADS4126 器件(超低功耗 12 位 160MSPS 模数转换器)的电路板。ADC 具有可配置的并行 DDR LVDS 或 CMOS 输出。EVM 提供了可在各种时钟、输入和电源条件下测试 ADS4126 的灵活环境。

    ADS4126EVM 还包括德州仪器 (TI) 的新款 10 路输出低抖动时钟同步器和抖动消除器器件 - CDCE72010,它可用于驱动 ADS4126 的时钟输入。我们为外部 VCXO 和晶体带通滤波器提供了开放式插槽,允许对组合的高性能 ADC 与时钟电路(相当于最终的系统级解决方案)进行快速评估。此外,还为 EVM 提供了外部时钟源,后者可通过 CDCE72010 进行路由或直接传递到 ADS4126 时钟输入。

    ADS4126EVM 可以直接与 TI 的高速 LVDS 输出 ADC 数据采集卡 TSW1200EVM 相连。它还与具有 FMC 或 HSMC 连接器的 Altera 和 Xilinx FPGA EVM 兼容,可通过相应的转插卡进行通信。

    特性
  • 变压器耦合模拟输入路径
  • 基于 THS4509 的放大器路径
  • 可配置的 CMOS 或 DDR LVDS 并行输出模式
  • 变压器耦合时钟输入路径
  • CDCE72010 抖动时钟同步器和抖动消除器时钟电路
  • DDR LVDS 输出和采集能力(通过 TSW1200 采集卡)
  • 控制 SPI 接入的 USB
  • 评估板 下载
    document-generic 用户指南
    299
    说明

    ADS4129EVM 是能让设计者评估德州仪器 (TI) ADS4129 器件(超低功耗 12 位 250MSPS 模数转换器)性能的电路板。ADC 具有可配置的并行 DDR LVDS 或 CMOS 输出。EVM 提供了可在各种时钟、输入和电源条件下测试 ADS4129 的灵活环境。

    ADS4129EVM 还包括德州仪器 (TI) 的新款 10 路输出低抖动时钟同步器和抖动消除器器件 - CDCE72010,它可用于驱动 ADS4129 的时钟输入。我们为外部 VCXO 和晶体带通滤波器提供了开放式插槽,允许对组合的高性能 ADC 与时钟电路(相当于最终的系统级解决方案)进行快速评估。此外,还为 EVM 提供了外部时钟源,后者可通过 CDCE72010 进行路由或直接传递到 ADS4129 时钟输入。

    ADS4129EVM 可以直接与 TI 的高速 LVDS 输出 ADC 数据采集卡 TSW1200EVM 相连。它还与具有 FMC 或 HSMC 连接器的 Altera 和 Xilinx FPGA EVM 兼容,可通过相应的转插卡进行通信。

    特性
  • 变压器耦合模拟输入路径
  • 基于 THS4509 的放大器路径
  • 可配置的 CMOS 或 DDR LVDS 并行输出模式
  • 变压器耦合时钟输入路径
  • CDCE72010 抖动时钟同步器和抖动消除器时钟电路
  • DDR LVDS 输出和采集能力(通过 TSW1200 采集卡)
  • 控制 SPI 接入的 USB
  • 评估板 下载
    document-generic 用户指南
    299
    说明

    ADS4142EVM 是能让设计者评估德州仪器 (TI) ADS4142 器件(超低功耗 14 位 65MSPS 模数转换器)的电路板。ADC 具有可配置的并行 DDR LVDS 或 CMOS 输出。EVM 提供了可在各种时钟、输入和电源条件下测试 ADS4142 的灵活环境。

    ADS4142EVM 还包括德州仪器 (TI) 的新款 10 路输出低抖动时钟同步器和抖动消除器器件 - CDCE72010,它可用于驱动 ADS4142 的时钟输入。我们为外部 VCXO 和晶体带通滤波器提供了开放式插槽,允许对组合的高性能 ADC 与时钟电路(相当于最终的系统级解决方案)进行快速评估。此外,还为 EVM 提供了外部时钟源,二者均可通过 CDCE72010 进行路由或直接传递到 ADS4142 时钟输入。

    ADS4142EVM 可以直接与 TI 的高速 LVDS 输出 ADC 数据采集卡 TSW1200EVM 相兼容。它还与具有 FMC 或 HSMC 连接器的 Altera 和 Xilinx FPGA EVM 兼容,可通过相应的转插卡进行通信。

    特性
  • 变压器耦合模拟输入路径
  • 基于 THS4509 的放大器路径
  • 可配置的 CMOS 或 DDR LVDS 并行输出模式
  • 变压器耦合时钟输入路径
  • CDCE72010 抖动时钟同步器和抖动消除器时钟电路
  • DDR LVDS 输出和采集能力(通过 TSW1200 采集卡)
  • 控制 SPI 接入的 USB
  • 评估板 下载
    document-generic 用户指南
    299
    说明

    ADS4145EVM 是能让设计者评估德州仪器 (TI) ADS4145 器件(超低功耗 14 位 125MSPS 模数转换器)的电路板。ADC 具有可配置的并行 DDR LVDS 或 CMOS 输出。EVM 提供了可在各种时钟、输入和电源条件下测试 ADS4145 的灵活环境。

    ADS4145EVM 还包括德州仪器 (TI) 的新款 10 路输出低抖动时钟同步器和抖动消除器器件 - CDCE72010,它可用于驱动 ADS4145 的时钟输入。我们为外部 VCXO 和晶体带通滤波器提供了开放式插槽,允许对组合的高性能 ADC 与时钟电路(相当于最终的系统级解决方案)进行快速评估。此外,还为 EVM 提供了外部时钟源,二者均可通过 CDCE72010 进行路由或直接传递到 ADS4145 时钟输入。

    ADS4145EVM 可以直接与 TI 的高速 LVDS 输出 ADC 数据采集卡 TSW1200EVM 相兼容。它还与具有 FMC 或 HSMC 连接器的 Altera 和 Xilinx FPGA EVM 兼容,可通过相应的转插卡进行通信。

    特性
  • 变压器耦合模拟输入路径
  • 基于 THS4509 的放大器路径
  • 可配置的 CMOS 或 DDR LVDS 并行输出模式
  • 变压器耦合时钟输入路径
  • CDCE72010 抖动时钟同步器和抖动消除器时钟电路
  • DDR LVDS 输出和采集能力(通过 TSW1200 采集卡)
  • 控制 SPI 接入的 USB
  • 评估板 下载
    document-generic 用户指南
    299
    说明

    ADS4146EVM 是能让设计者评估德州仪器 (TI) ADS4146 器件(超低功耗 14 位 160MSPS 模数转换器)的电路板。ADC 具有可配置的并行 DDR LVDS 或 CMOS 输出。EVM 提供了可在各种时钟、输入和电源条件下测试 ADS4146 的灵活环境。

    ADS4146EVM 还包括德州仪器 (TI) 的新款 10 路输出低抖动时钟同步器和抖动消除器器件 - CDCE72010,它可用于驱动 ADS4146 的时钟输入。我们为外部 VCXO 和晶体带通滤波器提供了开放式插槽,允许对组合的高性能 ADC 与时钟电路(相当于最终的系统级解决方案)进行快速评估。此外,还为 EVM 提供了外部时钟源,后者可通过 CDCE72010 进行路由或直接传递到 ADS4146 时钟输入。

    ADS4146EVM 可以直接与 TI 的高速 LVDS 输出 ADC 数据采集卡 TSW1200EVM 相连。它还与具有 FMC 或 HSMC 连接器的 Altera 和 Xilinx FPGA EVM 兼容,可通过相应的转插卡进行通信。

    特性
  • 变压器耦合模拟输入路径
  • 基于 THS4509 的放大器路径
  • 可配置的 CMOS 或 DDR LVDS 并行输出模式
  • 变压器耦合时钟输入路径
  • CDCE72010 抖动时钟同步器和抖动消除器时钟电路
  • DDR LVDS 输出和采集能力(通过 TSW1200 采集卡)
  • 控制 SPI 接入的 USB
  • 评估板 下载
    ADS41B25 评估模块
    ADS41B25EVM
    document-generic 用户指南
    299
    说明

    ADS41B25EVM 是能让设计者评估德州仪器 (TI) ADS41B25 器件(超低功耗 12 位 125MSPS 模数转换器,带集成高阻抗输入缓冲器)的电路板。ADC 具有可配置的并行 DDR LVDS 或 CMOS 输出。EVM 提供了可在各种时钟、输入和电源条件下测试 ADS41B25 的灵活环境。

    ADS41B25EVM 还包括德州仪器 (TI) 的新款 10 路输出低抖动时钟同步器和抖动消除器器件 - CDCE72010,它可用于驱动 ADS41B25 的时钟输入。我们为外部 VCXO 和晶体带通滤波器提供了开放式插槽,允许对组合的高性能 ADC 与时钟电路(相当于最终的系统级解决方案)进行快速评估。此外,还为 EVM 提供了外部时钟源,二者均可通过 CDCE72010 进行路由或直接传递到 ADS41B25 时钟输入。

    ADS41B25EVM 可直接与 TI 的高速 LVDS 输出 ADC 数据采集卡 TSW1200EVM 相兼容。它还与具有 FMC 或 HSMC 连接器的 Altera 和 Xilinx FPGA EVM 兼容,可通过相应的转插卡进行通信。

    特性
  • 变压器耦合模拟输入路径
  • 基于 THS4509 的放大器路径
  • 可配置的 CMOS 或 DDR LVDS 并行输出模式
  • 变压器耦合时钟输入路径
  • CDCE72010 抖动时钟同步器和抖动消除器时钟电路
  • DDR LVDS 输出和采集能力(通过 TSW1200 采集卡)
  • 控制 SPI 接入的 USB
  • 评估板 下载
    ADS41B29 评估模块
    ADS41B29EVM
    document-generic 用户指南
    299
    说明

    ADS41B29EVM 是能让设计者评估德州仪器 (TI) ADS41B29 器件(超低功耗 12 位 250MSPS 模数转换器,带集成高阻抗输入缓冲器)的电路板。ADC 具有可配置的并行 DDR LVDS 或 CMOS 输出。EVM 提供了可在各种时钟、输入和电源条件下测试 ADS41B29 的灵活环境。

    ADS41B29EVM 还包括德州仪器 (TI) 的新款 10 路输出低抖动时钟同步器和抖动消除器器件 - CDCE72010,它可用于驱动 ADS41B29 的时钟输入。我们为外部 VCXO 和晶体带通滤波器提供了开放式插槽,允许对组合的高性能 ADC 与时钟电路(相当于最终的系统级解决方案)进行快速评估。此外,还为 EVM 提供了外部时钟源,后者可通过 CDCE72010 进行路由或直接传递到 ADS41B29 时钟输入。

    ADS41B29EVM 可以直接与 TI 的高速 LVDS 输出 ADC 数据采集卡 TSW1200EVM 相连。它还与具有 FMC 或 HSMC 连接器的 Altera 和 Xilinx FPGA EVM 兼容,可通过相应的转插卡进行通信。

    特性
  • 变压器耦合模拟输入路径
  • 基于 THS4509 的放大器路径
  • 可配置的 CMOS 或 DDR LVDS 并行输出模式
  • 变压器耦合时钟输入路径
  • CDCE72010 抖动时钟同步器和抖动消除器时钟电路
  • DDR LVDS 输出和采集能力(通过 TSW1200 采集卡)
  • 控制 SPI 接入的 USB
  • 评估板 下载
    ADS41B49 评估模块
    ADS41B49EVM
    document-generic 用户指南
    299
    说明

    ADS41B49EVM 是能让设计者评估德州仪器 (TI) ADS41B49 器件(超低功耗 14 位 250MSPS 模数转换器,带集成高阻抗输入缓冲器)的电路板。ADC 具有可配置的并行 DDR LVDS 或 CMOS 输出。EVM 提供了可在各种时钟、输入和电源条件下测试 ADS41B49 的灵活环境。

    ADS41B49EVM 还包括德州仪器 (TI) 的新款 10 路输出低抖动时钟同步器和抖动消除器器件 - CDCE72010,它可用于驱动 ADS41B49 的时钟输入。我们为外部 VCXO 和晶体带通滤波器提供了开放式插槽,允许对组合的高性能 ADC 与时钟电路(相当于最终的系统级解决方案)进行快速评估。此外,还为 EVM 提供了外部时钟源,后者可通过 CDCE72010 进行路由或直接传递到 ADS41B49 时钟输入。

    ADS41B49EVM 可以直接与 TI 的高速 LVDS 输出 ADC 数据采集卡 TSW1200EVM 相连。它还与具有 FMC 或 HSMC 连接器的 Altera 和 Xilinx FPGA EVM 兼容,可通过相应的转插卡进行通信。

    特性
  • 变压器耦合模拟输入路径
  • 基于 THS4509 的放大器路径
  • 可配置的 CMOS 或 DDR LVDS 并行输出模式
  • 变压器耦合时钟输入路径
  • CDCE72010 抖动时钟同步器和抖动消除器时钟电路
  • DDR LVDS 输出和采集能力(通过 TSW1200 采集卡)
  • 控制 SPI 接入的 USB
  • 评估板 下载
    document-generic 用户指南
    299
    说明
  • The ADS4222EVM is a circuit board that allows designers to evaluate the performance of Texas Instruments‘ ADS4222 device, an extremely low power dual channel 12-bit 65 MSPS analog to digital converter. The ADC features a configurable parallel DDR LVDS or CMOS outputs. The EVM provides a (...)
  • 特性
  • Transformer coupled analog input path
  • Amplifier path based on the THS4509
  • Configurable CMOS or DDR LVDS parallel output modes
  • Transformer coupled clock input path
  • CDCE72010 Jitter Clock Synchronizer and Jitter Cleaner clocking circuit
  • DDR LVDS output and capture ability via TSW1400EVM or TSW1405EVM (...)
  • 评估板 下载
    document-generic 用户指南
    299
    说明

    ADS4225EVM 是可让设计者评估德州仪器 (TI) ADS4225 器件(超低功耗 12 位 125MSPS 模数转换器)的电路板。ADC 具有可配置的并行 DDR LVDS 或 CMOS 输出。EVM 提供了可在各种时钟、输入和电源条件下测试 ADS4225 的灵活环境。

    ADS4225EVM 还包括德州仪器 (TI) 的新款 10 路输出低抖动时钟同步器和抖动消除器器件 - CDCE72010,它可用于驱动 ADS4225 的时钟输入。我们为外部 VCXO 和晶体带通滤波器提供了开放式插槽,允许对组合的高性能 ADC 与时钟电路(相当于最终的系统级解决方案)进行快速评估。此外,还为 EVM 提供了外部时钟源,二者均可通过 CDCE72010 进行路由或直接传递到 ADS4225 时钟输入。

    ADS4225EVM 可直接与 TI 的高速 LVDS 输出 ADC 数据采集卡 TSW1200EVM 相兼容。它还与具有 FMC 或 HSMC 连接器的 Altera 和 Xilinx FPGA EVM 兼容,可通过相应的转插卡进行通信。

    特性
  • 变压器耦合模拟输入路径
  • 基于 THS4509 的放大器路径
  • 可配置的 CMOS 或 DDR LVDS 并行输出模式
  • 变压器耦合时钟输入路径
  • CDCE72010 抖动时钟同步器和抖动消除器时钟电路
  • DDR LVDS 输出和采集能力(通过 TSW1200 采集卡)
  • 控制 SPI 接入的 USB
  • 评估板 下载
    document-generic 用户指南
    299
    说明
  • The ADS4229EVM is a circuit board that allows designers to evaluate the performance of Texas Instruments‘ ADS4229 device, an extremely low power dual channel 12-bit 250 MSPS analog to digital converter. The ADC features a configurable parallel DDR LVDS or CMOS outputs. The EVM provides a (...)
  • 特性
  • Transformer coupled analog input path
  • Amplifier path based on the THS4509
  • Configurable CMOS or DDR LVDS parallel output modes
  • Transformer coupled clock input path
  • CDCE72010 Jitter Clock Synchronizer and Jitter Cleaner clocking circuit
  • DDR LVDS output and capture ability via TSW1400EVM or TSW1405EVM (...)
  • 评估板 下载
    document-generic 用户指南
    299
    说明

    The ADS4242EVM is a circuit board that allows designers to evaluate the performance of Texas Instruments‘ ADS4242 device, an extremely low power dual channel 14-bit 65 MSPS analog to digital converter. The ADC features a configurable parallel DDR LVDS or CMOS outputs. The EVM provides a (...)

    特性
  • Transformer coupled analog input path
  • Amplifier path based on the THS4509
  • Configurable CMOS or DDR LVDS parallel output modes
  • Transformer coupled clock input path
  • CDCE72010 Jitter Clock Synchronizer and Jitter Cleaner clocking circuit
  • DDR LVDS output and capture ability via TSW1400EVM or TSW1405EVM (...)
  • 评估板 下载
    document-generic 用户指南
    299
    说明

    The ADS4245EVM is a circuit board that allows designers to evaluate the performance of Texas Instruments‘ ADS4245 device, an extremely low power dual channel 14-bit 125 MSPS analog to digital converter. The ADC features a configurable parallel DDR LVDS or CMOS outputs. The EVM provides a (...)

    特性
  • Transformer coupled analog input path
  • Amplifier path based on the THS4509
  • Configurable CMOS or DDR LVDS parallel output modes
  • Transformer coupled clock input path
  • CDCE72010 Jitter Clock Synchronizer and Jitter Cleaner clocking circuit
  • DDR LVDS output and capture ability via TSW1400EVM or TSW1405EVM (...)
  • 评估板 下载
    document-generic 用户指南
    299
    说明

    ADS4246EVM 是可让设计者评估德州仪器 (TI) ADS4246 器件(超低功耗 14 位 160MSPS 模数转换器)的电路板。ADC 具有可配置的并行 DDR LVDS 或 CMOS 输出。该 EVM 提供了可在各种时钟、输入和电源条件下测试 ADS4246 的灵活环境。

    ADS4246EVM 还包括德州仪器 (TI) 的新款 10 路输出低抖动时钟同步器和抖动消除器器件 - CDCE72010,它可用于驱动 ADS4246 的时钟输入。我们为外部 VCXO 和晶体带通滤波器提供了开放式插槽,允许对组合的高性能 ADC 与时钟电路(相当于最终的系统级解决方案)进行快速评估。此外,还为 EVM 提供了外部时钟源,二者均可通过 CDCE72010 进行路由或直接传递到 ADS4246 时钟输入。

    ADS4246EVM 可直接与 TI 的高速 LVDS 输出 ADC 数据采集卡 TSW1200EVM 相兼容。它还与具有 FMC 或 HSMC 连接器的 Altera 和 Xilinx FPGA EVM 兼容,可通过相应的转插卡进行通信。

    特性
  • 变压器耦合模拟输入路径
  • 基于 THS4509 的放大器路径
  • 可配置的 CMOS 或 DDR LVDS 并行输出模式
  • 变压器耦合时钟输入路径
  • CDCE72010 抖动时钟同步器和抖动消除器时钟电路
  • DDR LVDS 输出和采集能力(通过 TSW1200 采集卡)
  • 控制 SPI 接入的 USB
  • 评估板 下载
    document-generic 用户指南
    299
    说明

    The ADS4249EVM is a circuit board that allows designers to evaluate the performance of Texas Instruments‘ ADS4249 device, an extremely low power dual channel 14-bit 250 MSPS analog to digital converter. The ADC features a configurable parallel DDR LVDS or CMOS outputs. The EVM provides a (...)

    特性
  • Transformer coupled analog input path
  • Amplifier path based on the THS4509
  • Configurable CMOS or DDR LVDS parallel output modes
  • Transformer coupled clock input path
  • CDCE72010 Jitter Clock Synchronizer and Jitter Cleaner clocking circuit
  • DDR LVDS output and capture ability via TSW1400EVM or TSW1405EVM (...)
  • 评估板 下载
    document-generic 用户指南
    说明
    ADS5481EVM 是能让设计者评估德州仪器 (TI) ADS5481 器件的电路板,具有 DDR LVDS 输出的 16 位 80 MSPS ADC。借助提供的逻辑分析器输出板,可以使用 Agilent E5405A 或 Tektronix P6980 非接触式探针直接采集 ADC LVDS 输出。ADS5481EVM 还与 TI 的 TSW1200EVM 高速 LVDS 评估和采集系统兼容,允许采集样片并将其传递到 PC,以进行快速分析和评估。ADS5481EVM 还包括德州仪器 (TI) 的新款 10 路输出低抖动时钟同步器和抖动消除器器件 - CDCE72010,它可用于将时钟输入驱使到 ADS5481 中。我们为外部 VCXO 和晶体带通滤波器提供了开放套接,允许对组合的高性能 ADC 与时钟电路(相当于最终的系统级解决方案)进行快速评估。此外,还为 EVM 提供了外部时钟源,后者可通过 CDCE72010 进行路由或直接传递到 ADS5481 时钟输入。
    特性
    变压器耦合模拟输入路径 CDCE72010 抖动时钟同步器和抖动消除器时钟电路 DDR LVDS 输出和采集能力
    评估板 下载
    document-generic 用户指南
    299
    说明
    ADS5483EVM 是能让设计者评估德州仪器 (TI) ADS5482 器件的电路板,具有 DDR LVDS 输出的 16 位 105 MSPS ADC。借助提供的逻辑分析器输出板,可以使用 Agilent E5405A 或 Tektronix P6980 非接触式探针直接采集 ADC LVDS 输出。ADS5482EVM 还与 TI 的 TSW1200EVM 高速 LVDS 评估和采集系统兼容,允许采集样片并将其传递到 PC,以进行快速分析和评估。ADS5482EVM 还包括德州仪器 (TI) 的新款 10 路输出低抖动时钟同步器和抖动消除器器件 - CDCE72010,它可用于将时钟输入驱使到 ADS5483 中。我们为外部 VCXO 和晶体带通滤波器提供了开放套接,允许对组合的高性能 ADC 与时钟电路(相当于最终的系统级解决方案)进行快速评估。此外,还为 EVM 提供了外部时钟源,后者可通过 CDCE72010 进行路由或直接传递到 ADS5483 时钟输入。
    特性
    变压器耦合模拟输入路径 CDCE72010 抖动时钟同步器和抖动消除器时钟电路 DDR LVDS 输出和采集能力
    评估板 下载
    document-generic 用户指南
    299
    说明

    ADS5483EVM 是能让设计者评估德州仪器 (TI) ADS5483 器件(具有 DDR LVDS 输出的 16 位 135 MSPS ADC)的电路板。借助提供的逻辑分析器输出板,可以使用 Agilent E5405A 或 Tektronix P6980 非接触式探针直接采集 ADC LVDS 输出。ADS5483EVM 还与 TI 的 TSW1200EVM 高速 LVDS 评估和采集系统兼容,允许采集样片并将其传递到 PC,以进行快速分析和评估。

    ADS5483EVM 还包括德州仪器 (TI) 的新款 10 路输出低抖动时钟同步器和抖动消除器器件 - CDCE72010,它可用于将时钟输入驱使到 ADS5483 中。我们为外部 VCXO 和晶体带通滤波器提供了开放套接,允许对组合的高性能 ADC 与时钟电路(相当于最终的系统级解决方案)进行快速评估。此外,还为 EVM 提供了外部时钟源,后者可通过 CDCE72010 进行路由或直接传递到 ADS5483 时钟输入。

    特性
    • 变压器耦合模拟输入路径
    • CDCE72010 抖动时钟同步器和抖动消除器时钟电路
    • DDR LVDS 输出和采集能力
    评估板 下载
    document-generic 用户指南
    299
    说明

    ADS5484EVM 是能让设计者评估德州仪器 (TI) ADS5484 器件的电路板,具有 DDR LVDS 输出的 16 位 80 MSPS ADC。借助提供的逻辑分析器输出板,可以使用 Agilent E5405A 或 Tektronix P6980 非接触式探针直接采集 ADC LVDS 输出。

    ADS5484EVM 还与 TI 的 TSW1200EVM 高速 LVDS 评估和采集系统兼容,允许采集样片并将其传递到 PC,以进行快速分析和评估。ADS5484EVM 还包括德州仪器 (TI) 的新款 10 路输出低抖动时钟同步器和抖动消除器器件 - CDCE72010,它可用于将时钟输入驱使到 ADS5484 中。我们为外部 VCXO 和晶体带通滤波器提供了开放套接,允许对组合的高性能 ADC 与时钟电路(相当于最终的系统级解决方案)进行快速评估。此外,还为 EVM 提供了外部时钟源,后者可通过 CDCE72010 进行路由或直接传递到 ADS5484 时钟输入。

    特性
    • 变压器耦合模拟输入路径
    • CDCE72010 抖动时钟同步器和
    • 抖动消除器时钟电路
    • DDR LVDS 输出和采集能力
    评估板 下载
    ADS58C28 评估模块
    ADS58C28EVM
    document-generic 用户指南
    299
    说明

    ADS58C28EVM 是能够让设计者评估德州仪器 (TI) ADS58C28 器件(采用 TI SNRBoost 技术的 11 位 200MSPS 双通道模数转换器)的电路板。ADC EVM 采用与 TI 的 TSW1200 数据采集卡兼容的 DDR LVDS 数据输出,以便快速评估。EVM 提供了可在各种时钟、输入和电源条件下测试 ADS58C28 的灵活环境。

    该评估模块针对转换器的四个输入都设计有背对背宽带非平衡转换器。这样就可以将大范围的单端输入信号输入任何 ADC 通道。ADS58C28EVM 还兼容 FMC-ADC-Adapter 和 HSMC-ADC-Bridge EVM。该适配器和桥接卡使 ADS58C48 可以分别与 Xilinx 和 Altera FPGA 开发套件上找到的 FMC 和 HSMC 连接器配合使用。这样可以迅速设计系统级软件原型,无需开发自定义原型设计板。

    评估板 下载
    document-generic 用户指南
    499
    说明
    AFE7222EVM 是可让设计人员评估德州仪器 (TI) 的双通道 AFE7222(低功耗模拟前端混合信号收发器)性能的电路板。AFE7222 包含双通道 12 位 65MSPS ADC 和双通道 12 位 130MSPS DAC,以及 2x/4x 内插、/2 抽取、独立的 32 位 TX/RX 复频混频器、正交调制校正和辅助监控/控制 ADC/DAC。

    该 EVM 提供了可在各种时钟、数据输入和 IF 或 RF 输出条件下测试 AFE7222 的灵活环境。作为易于使用的完整射频发射解决方案,AFE7222EVM 包含用于为 AFE7222 计时的 CDCE72010 时钟发生器/抖动清除器以及 TRF370333 350MHz 至 4GHz 正交调制器,该调制器可将来自 DAC 的 I/Q 输出上转换为射频实信号。AFE7222 中的双通道 ADC 从变压器耦合 IF 输入进行驱动,以实现灵活的接收器评估和测量。ADC 输入路径也可针对直流耦合复基带输入进行配置。

    EVM 可与 TSW1400(或 TSW1405、TSW1406)搭配使用,以便与 AFE7222 集成式双通道 (...)

    特性
    • AFE7222 对 ZIF、IF 和 RF 发射输出具有综合测试能力
    • AFE7222 ZIF 或 IF ADC 接收测试(可购买适用于射频到比特流 ZIF 接收器的可选 TRF371125EVM)
    • 直接连接至 TSW1400 信号发生器和采集卡(或 TSW1405、TSW1406)
    • 包含用于时钟生成或抖动清除的 CDCE72010
    • 包含用于完整的发送器评估的 TRF370333
    • 具有完整功能 GUI 的软件支持,以确保轻松测试和原型设计
    • 可选的 FMC-DAC-Adapter 和 FMC-ADC-Adapter 卡,可连接 Xilinx FPGA EVM 上的 FMC 互连接头
    • 直接连接 Altera FPGA EVM 进行 DAC 发射,通过可选的 HSMC-ADC-BRIDGE 进行 ADC 接收
    • LDO 或直流/直流电源选项
    评估板 下载
    document-generic 用户指南
    499
    说明

    AFE7225EVM 是可让设计人员评估德州仪器 (TI) 的双通道 AFE7225(低功耗模拟前端混合信号收发器)性能的电路板。AFE7225 包含双通道 12 位 125MSPS ADC 和双通道 12 位 250MSPS DAC,以及 2x/4x 内插、/2 抽取、独立的 32 位 TX/RX 复频混频器、正交调制校正和辅助监控/控制 ADC/DAC。

    该 EVM 提供了可在各种时钟、数据输入和 IF 或 RF 输出条件下测试 AFE7225 的灵活环境。作为易于使用的完整射频发射解决方案,AFE7225EVM 包含用于为 AFE7225 计时的 CDCE72010 时钟发生器/抖动清除器以及 TRF370333 350MHz 至 4GHz 正交调制器,该调制器可将来自 DAC 的 I/Q 输出上转换为射频实信号。AFE7225 中的双通道 ADC 从变压器耦合 IF 输入进行驱动,以实现灵活的接收器评估和测量。ADC 输入路径也可针对直流耦合复基带输入进行配置。

    EVM 可与 TSW1400(或 TSW1405、TSW1406)搭配使用,以便与 AFE7225 (...)

    特性
    • AFE7225 对 ZIF、IF 和 RF 发射输出具有综合测试能力
    • AFE7225 ZIF 或 IF ADC 接收测试(可购买适用于射频到比特流 ZIF 接收器的可选 TRF371125EVM)
    • 直接连接至 TSW1400 信号发生器和采集卡(或 TSW1405、TSW1406)
    • 包含用于时钟生成或抖动清除的 CDCE72010
    • 包含用于完整的发送器评估的 TRF370333
    • 具有完整功能 GUI 的软件支持,以确保轻松测试和原型设计
    • 可选的 FMC-DAC-Adapter 和 FMC-ADC-Adapter 卡,可连接 Xilinx FPGA EVM 上的 FMC 互连接头
    • 直接连接 Altera FPGA EVM 进行 DAC 发射,通过可选的 HSMC-ADC-BRIDGE 进行 ADC 接收
    • LDO 或直流/直流电源选项
    评估板 下载
    document-generic 用户指南
    499
    说明

    DAC5688EVM 是一块电路板,它允许设计人员评估具有宽带 LVDS 数据输入、集成 2x/4x/8x 内插滤波器、32 位 NCO 和内部参考电压的德州仪器 (TI) 双通道 16 位 800MSPS 数模转换器 (DAC)。EVM 提供了可在各种时钟、输入条件下测试 DAC5688 的灵活环境。

    它能与 TSW3100 配合使用以执行各种测试程序。TSW3100 生成了测试模式,该模式将通过单行速度可达 250MSPS 的双路 CMOS 端口被馈送至 DAC5688。DAC5688EVM 具有可使 TSW3100 板与 DAC5688 同步的可编程时钟芯片。

    特性
    • DAC5688 的综合测试能力
    • 与 TSW3100 信号发生器 EVM 直接连接
    • 具有能与 VCXO 或外部时钟源配合使用的可编程低抖动时钟合成器
    • 与 TSW3100 保持时钟同步,以确保信号完整性
    • 具有完整功能 GUI 的软件支持,以确保轻松测试
    评估板 下载
    document-generic 用户指南
    399
    说明

    TSW3085 评估模块为电路板,可允许系统设计人员借助 LMK04806B(美国国家半导体的正式产品)低噪声时钟发生器/抖动消除器,评估德州仪器 (TI) 发射信号链的总性能。作为易于使用的完整射频发射解决方案,TSW3085EVM 包含用于为 DAC3482 数模转换器 (DAC) 以及 TRF3705 计时的 LMK04806B,可将来自 DAC 的 I/Q 输出向上变频为射频载体。

    DAC3482 是双通道、超低功耗 16 位 1.25 GSPS DAC。

    TRF3705 是高性能复数射频调制器,输出范围为 300 MHz 至 4 GHz。

    LMK04806B 是低噪声时钟发生器和抖动消除器,适用于低于 100fs rms 抖动量和高达 1300MHz 的输出频率。

    该 EVM 能与 /TSW3100 图形发生器配合使用以执行各种测试程序。TSW3100 生成了测试模式,该模式将通过 1.25GSPS LVDS 接口被馈送至 DAC3482。LMK04806B 用于使 TSW3100 板与 TSW3085EVM 保持同步。发射射频信号路径还包括放大器和可编程衰减器。

    特性
  • 包含用于时钟生成和抖动消除的 LMK04806B
  • 与 TSW3100 信号发生器直接连接
  • 发送器(DAC3482 双路 DAC 和 TRF3705 IQ 调制器)对模拟基带、IF 和 RF 输出具有综合测试能力
  • 具有完整功能 GUI 的软件支持,以确保轻松测试和原型设计
  • 软件开发

    评估模块 (EVM) 的 GUI 下载
    SCAC100.ZIP (833 KB)

    设计工具和仿真

    仿真模型 下载
    SCAC103A.ZIP (60 KB) - IBIS Model
    仿真工具 下载
    PSPICE® for TI design and simulation tool
    PSPICE-FOR-TI — PSpice® for TI 可提供帮助评估模拟电路功能的设计和仿真环境。此功能齐全的设计和仿真套件使用 Cadence® 的模拟分析引擎。PSpice for TI 可免费使用,包括业内超大的模型库之一,涵盖我们的模拟和电源产品系列以及精选的模拟行为模型。

    借助 PSpice for TI 的设计和仿真环境及其内置的模型库,您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案,然后再进行布局和制造,可缩短产品上市时间并降低开发成本。 

    在 PSpice for TI 设计和仿真工具中,您可以搜索 TI 器件、了解产品系列、打开测试台并对您的设计进行仿真,从而进一步分析选定的器件。您还可对多个 TI 器件进行联合仿真,以更好地展现您的系统。

    除了一个完整的预加载模型库之外,您还可以在 PSPICE-FOR-TI 工具中轻松访问 TI 器件的全新技术资料。在您确认找到适合您应用的器件后,可访问 TI store 购买产品。 

    借助 PSpice for TI,您可使用合适的工具来满足您在整个设计周期(从电路探索到设计开发和验证)的仿真需求。免费获取、轻松入门。立即下载 PSpice 设计和仿真套件,开始您的设计。

    入门

    1. 申请使用 PSPICE-FOR-TI 仿真器
    2. 下载并安装
    3. 观看有关仿真入门的培训
    特性
    • 利用 Cadence PSpice 技术
    • 带有一套数字模型的预装库可在最坏情形下进行时序分析
    • 动态更新确保您可以使用全新的器件型号
    • 针对仿真速度进行了优化,且不会降低精度
    • 支持对多个产品进行同步分析
    • 基于 OrCAD Capture 框架,提供对业界广泛使用的原理图捕获和仿真环境的访问权限
    • 可离线使用
    • 在各种工作条件和器件容许范围内验证设计,包括
      • 自动测量和后处理
      • Monte Carlo 分析
      • 最坏情形分析
      • 热分析
    计算工具 下载
    SCAC104.ZIP (368 KB)

    CAD/CAE 符号

    封装 引脚 下载
    VQFN (RGC) 64 了解详情

    订购与质量

    包含信息:
    • RoHS
    • REACH
    • 器件标识
    • 引脚镀层/焊球材料
    • MSL 等级/回流焊峰值温度
    • MTBF/FIT 估算
    • 材料成分
    • 认证摘要
    • 持续可靠性监测

    推荐产品的参数、评估模块或参考设计可能与此 TI 产品相关

    支持与培训

    可获得 TI E2E™ 论坛的工程师技术支持

    所有内容均由 TI 和社区网友按“原样”提供,并不构成 TI 规范。参阅使用条款

    如果您对质量、包装或订购 TI 产品有疑问,请参阅 TI 支持

    视频