产品详情

Function Clock generator Number of outputs 10 Output frequency (max) (MHz) 1500 Core supply voltage (V) 3.3 Output supply voltage (V) 3.3 Input type LVCMOS, LVPECL Output type LVCMOS, LVDS, LVPECL Operating temperature range (°C) -40 to 85 Features Integrated EEPROM, Programmable phase offset Rating Catalog
Function Clock generator Number of outputs 10 Output frequency (max) (MHz) 1500 Core supply voltage (V) 3.3 Output supply voltage (V) 3.3 Input type LVCMOS, LVPECL Output type LVCMOS, LVDS, LVPECL Operating temperature range (°C) -40 to 85 Features Integrated EEPROM, Programmable phase offset Rating Catalog
VQFN (RGC) 64 81 mm² 9 x 9
  • High Performance LVPECL, LVDS, LVCMOS PLL Clock Synchronizer
  • Two Reference Clock Inputs (Primary and Secondary Clock) for Redundancy
    Support with Manual or Automatic Selection
  • Accepts Two Differential Input (LVPECL or LVDS) References up to 500MHz
    (or Two LVCMOS Inputs up to 250MHz) as PLL Reference
  • VCXO_IN Clock is Synchronized to One of Two Reference Clocks
  • VCXO_IN Frequencies up to 1.5GHz (LVPECL)
    800MHz for LVDS and
    250MHz for LVCMOS Level Signaling
  • Outputs Can be a Combination of LVPECL, LVDS, and LVCMOS
    (Up to 10 Differential LVPECL or LVDS Outputs or up to
    20 LVCMOS Outputs), Output 9 can be Converted to an
    Auxiliary Input as a 2nd VC(X)O.
  • Output Divider is Selectable to Divide by 1, 2, 3, 4, 5, 6, 8, 10,
    12, 16, 18, 20, 24, 28, 30, 32, 36, 40, 42, 48, 50, 56, 60, 64, 70,
    or 80 On Each Output Individually up to Eight Dividers. (Except for
    Output 0 and 9, Output 0 Follows Output 1 Divider and Output 9
    Follows Output 8 Divider)
  • SPI Controllable Device Setting
  • Individual Output Enable Control via SPI Interface
  • Integrated On-Chip Non-Volatile Memory (EEPROM) to Store Settings
    without the Need to Apply High Voltage to the Device
  • Optional Configuration Pins to Select Between Two Default Settings
    Stored in EEPROM
  • Efficient Jitter Cleaning from Low PLL Loop Bandwidth
  • Very Low Phase Noise PLL Core
  • Programmable Phase Offset (Input Reference to Outputs)
  • Wide Charge-Pump Current Range From 200µA to 3mA
  • Presets Charge-Pump to VCC_CP/2 for Fast Center-Frequency
    Setting of VC(X)O, Controlled Via the SPI Bus
  • SERDES Startup Mode (Depending on VCXO Range)
  • Auxiliary Input: Output 9 can Serve as 2nd VCXO Input to Drive
    All Outputs or to Serve as PLL Feedback Signal
  • RESET or HOLD Input Pin to Serve as Reset or Hold Functions
  • REFERENCE SELECT for Manual Select Between Primary and Secondary
    Reference Clocks
  • POWER DOWN (PD) to Put Device in Standby Mode
  • Analog and Digital PLL Lock Indicator
  • Internally Generated VBB Bias Voltages for Single-Ended Input Signals
  • Frequency Hold-Over Mode Activated by HOLD Pin or SPI Bus to Improve
    Fail-Safe Operation
  • Input to All Outputs Skew Control
  • Individual Skew Control for Each Output with Each Output Divider
  • Packaged in a QFN-64 Package
  • ESD Protection Exceeds 2kV HBM
  • Industrial Temperature Range of –40°C to 85°
  • High Performance LVPECL, LVDS, LVCMOS PLL Clock Synchronizer
  • Two Reference Clock Inputs (Primary and Secondary Clock) for Redundancy
    Support with Manual or Automatic Selection
  • Accepts Two Differential Input (LVPECL or LVDS) References up to 500MHz
    (or Two LVCMOS Inputs up to 250MHz) as PLL Reference
  • VCXO_IN Clock is Synchronized to One of Two Reference Clocks
  • VCXO_IN Frequencies up to 1.5GHz (LVPECL)
    800MHz for LVDS and
    250MHz for LVCMOS Level Signaling
  • Outputs Can be a Combination of LVPECL, LVDS, and LVCMOS
    (Up to 10 Differential LVPECL or LVDS Outputs or up to
    20 LVCMOS Outputs), Output 9 can be Converted to an
    Auxiliary Input as a 2nd VC(X)O.
  • Output Divider is Selectable to Divide by 1, 2, 3, 4, 5, 6, 8, 10,
    12, 16, 18, 20, 24, 28, 30, 32, 36, 40, 42, 48, 50, 56, 60, 64, 70,
    or 80 On Each Output Individually up to Eight Dividers. (Except for
    Output 0 and 9, Output 0 Follows Output 1 Divider and Output 9
    Follows Output 8 Divider)
  • SPI Controllable Device Setting
  • Individual Output Enable Control via SPI Interface
  • Integrated On-Chip Non-Volatile Memory (EEPROM) to Store Settings
    without the Need to Apply High Voltage to the Device
  • Optional Configuration Pins to Select Between Two Default Settings
    Stored in EEPROM
  • Efficient Jitter Cleaning from Low PLL Loop Bandwidth
  • Very Low Phase Noise PLL Core
  • Programmable Phase Offset (Input Reference to Outputs)
  • Wide Charge-Pump Current Range From 200µA to 3mA
  • Presets Charge-Pump to VCC_CP/2 for Fast Center-Frequency
    Setting of VC(X)O, Controlled Via the SPI Bus
  • SERDES Startup Mode (Depending on VCXO Range)
  • Auxiliary Input: Output 9 can Serve as 2nd VCXO Input to Drive
    All Outputs or to Serve as PLL Feedback Signal
  • RESET or HOLD Input Pin to Serve as Reset or Hold Functions
  • REFERENCE SELECT for Manual Select Between Primary and Secondary
    Reference Clocks
  • POWER DOWN (PD) to Put Device in Standby Mode
  • Analog and Digital PLL Lock Indicator
  • Internally Generated VBB Bias Voltages for Single-Ended Input Signals
  • Frequency Hold-Over Mode Activated by HOLD Pin or SPI Bus to Improve
    Fail-Safe Operation
  • Input to All Outputs Skew Control
  • Individual Skew Control for Each Output with Each Output Divider
  • Packaged in a QFN-64 Package
  • ESD Protection Exceeds 2kV HBM
  • Industrial Temperature Range of –40°C to 85°

The CDCE72010 is a high-performance, low phase noise, and low skew clock synchronizer that synchronizes a VCXO (Voltage Controlled Crystal Oscillator) or VCO (Voltage Controlled Oscillator) frequency to one of two reference clocks. The clock path is fully programmable providing the user with a high degree of flexibility. The following relationship applies to the dividers:

Frequency (VCXO_IN or AUX_IN) / Frequency (PRI_REF or SEC_REF) = (P*N)/(R*M)

The VC(X)O_IN clock operates up to 1.5GHz through the selection of external VC(X)O and loop filter components. The PLL loop bandwidth and damping factor can be adjusted to meet different system requirements.

The CDCE72010 can lock to one of two reference clock inputs (PRI_REF and SEC_REF) and supports frequency hold-over mode for fail-safe and system redundancy. The outputs of the CDCE72010 are user definable and can be any combination of up to 10 LVPECL/LVDS outputs or up to 20 LVCMOS outputs. The built-in synchronization latches ensure that all outputs are synchronized for very low output skew.

All device settings, including output signaling, divider value selection, input selection, and many more, are programmable with the SPI (4-wire Serial Peripheral Interface). The SPI allows individual control of the device settings.

The device operates in a 3.3V environment and is characterized for operation from –40°C to +85°C.

The CDCE72010 is available in a 64-pin lead-free “green” plastic quad flatpack package with enhanced bottom thermal pad for heat dissipation. The Texas Instruments package designator is RGC (S-PQFP-N64).

The CDCE72010 is a high-performance, low phase noise, and low skew clock synchronizer that synchronizes a VCXO (Voltage Controlled Crystal Oscillator) or VCO (Voltage Controlled Oscillator) frequency to one of two reference clocks. The clock path is fully programmable providing the user with a high degree of flexibility. The following relationship applies to the dividers:

Frequency (VCXO_IN or AUX_IN) / Frequency (PRI_REF or SEC_REF) = (P*N)/(R*M)

The VC(X)O_IN clock operates up to 1.5GHz through the selection of external VC(X)O and loop filter components. The PLL loop bandwidth and damping factor can be adjusted to meet different system requirements.

The CDCE72010 can lock to one of two reference clock inputs (PRI_REF and SEC_REF) and supports frequency hold-over mode for fail-safe and system redundancy. The outputs of the CDCE72010 are user definable and can be any combination of up to 10 LVPECL/LVDS outputs or up to 20 LVCMOS outputs. The built-in synchronization latches ensure that all outputs are synchronized for very low output skew.

All device settings, including output signaling, divider value selection, input selection, and many more, are programmable with the SPI (4-wire Serial Peripheral Interface). The SPI allows individual control of the device settings.

The device operates in a 3.3V environment and is characterized for operation from –40°C to +85°C.

The CDCE72010 is available in a 64-pin lead-free “green” plastic quad flatpack package with enhanced bottom thermal pad for heat dissipation. The Texas Instruments package designator is RGC (S-PQFP-N64).

下载 观看带字幕的视频 视频

技术文档

star =有关此产品的 TI 精选热门文档
未找到结果。请清除搜索并重试。
查看全部 18
类型 标题 下载最新的英语版本 日期
* 数据表 Ten Output High Performance Clock Synchronizer, Jitter Cleaner &Clock Distrib 数据表 (Rev. C) 2012年 1月 31日
模拟设计期刊 Q3 2009 Issue Analog Applications Journal 2018年 9月 24日
用户指南 ADS42B4x - User's Guide (Rev. A) 2015年 1月 30日
EVM 用户指南 AFE722xEVM User's Guide 2013年 2月 5日
应用手册 正确理解时钟器件的抖动性能 2013年 1月 16日
设计指南 适用于 Xilinx FPGA 的模拟器件 解决方案指南 2012年 4月 24日
应用手册 时钟抖动时域分析 第 3 部分 下载英文版本 2011年 12月 2日
模拟设计期刊 模拟应用期刊 2011 第三季度 下载英文版本 2011年 12月 2日
用户指南 TSW3725 Evaluation Module 2011年 10月 25日
模拟设计期刊 Analog Applications Journal 3Q 2011 2011年 9月 1日
模拟设计期刊 时钟抖动时域分析,第 2 部分 下载英文版本 2011年 4月 5日
模拟设计期刊 4Q 2010 Issue Analog Applications Journal 2010年 11月 15日
应用手册 基于CDCE72010锁相环电路稳定性分析和仿真方法 2010年 8月 6日
模拟设计期刊 Impact of sampling-clock spurs on ADC performance 2009年 7月 14日
应用手册 CDCE72010 as a Clocking Solution for High-Speed Analog-to-Digital Converters 2008年 6月 8日
应用手册 Phase Noise Performance and Jitter Cleaning Ability of CDCE72010 2008年 6月 2日
应用手册 Using the CDCE72010 as a Frequency Synthesizer 2008年 5月 31日
EVM 用户指南 1.5-GHz Low-Phase Noise Clock Evaluation Board 2008年 5月 30日

设计和开发

如需其他信息或资源,请点击以下任一标题进入详情页面查看(如有)。

评估板

ADS4122EVM — ADS4122 评估模块

ADS4122EVM 是能让设计者评估德州仪器 (TI) ADS4122 器件(超低功耗 12 位 65 MSPS 模数转换器)的电路板。ADC 具有可配置的并行 DDR LVDS 或 CMOS 输出。EVM 提供了可在各种时钟、输入和电源条件下测试 ADS4122 的灵活环境。

ADS4122EVM 还包括德州仪器 (TI) 的新款 10 路输出低抖动时钟同步器和抖动消除器器件 - CDCE72010,它可用于驱动 ADS4122 的时钟输入。我们为外部 VCXO 和晶体带通滤波器提供了开放式插槽,允许对组合的高性能 ADC 与时钟电路(相当于最终的系统级解决方案)进行快速评估。此外,还为 (...)

用户指南: PDF | HTML
下载英文版本 (Rev.D): PDF | HTML
TI.com 上无现货
评估板

ADS4129EVM — ADS4129 评估模块

ADS4129EVM 是能让设计者评估德州仪器 (TI) ADS4129 器件(超低功耗 12 位 250MSPS 模数转换器)性能的电路板。ADC 具有可配置的并行 DDR LVDS 或 CMOS 输出。EVM 提供了可在各种时钟、输入和电源条件下测试 ADS4129 的灵活环境。

ADS4129EVM 还包括德州仪器 (TI) 的新款 10 路输出低抖动时钟同步器和抖动消除器器件 - CDCE72010,它可用于驱动 ADS4129 的时钟输入。我们为外部 VCXO 和晶体带通滤波器提供了开放式插槽,允许对组合的高性能 ADC (...)

用户指南: PDF | HTML
下载英文版本 (Rev.D): PDF | HTML
TI.com 上无现货
评估板

ADS4142EVM — ADS4142 评估模块

ADS4142EVM 是能让设计者评估德州仪器 (TI) ADS4142 器件(超低功耗 14 位 65MSPS 模数转换器)的电路板。ADC 具有可配置的并行 DDR LVDS 或 CMOS 输出。EVM 提供了可在各种时钟、输入和电源条件下测试 ADS4142 的灵活环境。

ADS4142EVM 还包括德州仪器 (TI) 的新款 10 路输出低抖动时钟同步器和抖动消除器器件 - CDCE72010,它可用于驱动 ADS4142 的时钟输入。我们为外部 VCXO 和晶体带通滤波器提供了开放式插槽,允许对组合的高性能 ADC 与时钟电路(相当于最终的系统级解决方案)进行快速评估。此外,还为 (...)

用户指南: PDF | HTML
下载英文版本 (Rev.D): PDF | HTML
TI.com 上无现货
评估板

ADS41B25EVM — ADS41B25 评估模块

ADS41B25EVM 是能让设计者评估德州仪器 (TI) ADS41B25 器件(超低功耗 12 位 125MSPS 模数转换器,带集成高阻抗输入缓冲器)的电路板。ADC 具有可配置的并行 DDR LVDS 或 CMOS 输出。EVM 提供了可在各种时钟、输入和电源条件下测试 ADS41B25 的灵活环境。

ADS41B25EVM 还包括德州仪器 (TI) 的新款 10 路输出低抖动时钟同步器和抖动消除器器件 - CDCE72010,它可用于驱动 ADS41B25 的时钟输入。我们为外部 VCXO 和晶体带通滤波器提供了开放式插槽,允许对组合的高性能 ADC (...)

用户指南: PDF | HTML
下载英文版本 (Rev.D): PDF | HTML
TI.com 上无现货
评估板

ADS41B29EVM — ADS41B29 评估模块

ADS41B29EVM 是能让设计者评估德州仪器 (TI) ADS41B29 器件(超低功耗 12 位 250MSPS 模数转换器,带集成高阻抗输入缓冲器)的电路板。ADC 具有可配置的并行 DDR LVDS 或 CMOS 输出。EVM 提供了可在各种时钟、输入和电源条件下测试 ADS41B29 的灵活环境。

ADS41B29EVM 还包括德州仪器 (TI) 的新款 10 路输出低抖动时钟同步器和抖动消除器器件 - CDCE72010,它可用于驱动 ADS41B29 的时钟输入。我们为外部 VCXO 和晶体带通滤波器提供了开放式插槽,允许对组合的高性能 ADC (...)

用户指南: PDF | HTML
下载英文版本 (Rev.D): PDF | HTML
TI.com 上无现货
评估板

ADS41B49EVM — ADS41B49 评估模块

ADS41B49EVM 是能让设计者评估德州仪器 (TI) ADS41B49 器件(超低功耗 14 位 250MSPS 模数转换器,带集成高阻抗输入缓冲器)的电路板。ADC 具有可配置的并行 DDR LVDS 或 CMOS 输出。EVM 提供了可在各种时钟、输入和电源条件下测试 ADS41B49 的灵活环境。

ADS41B49EVM 还包括德州仪器 (TI) 的新款 10 路输出低抖动时钟同步器和抖动消除器器件 - CDCE72010,它可用于驱动 ADS41B49 的时钟输入。我们为外部 VCXO 和晶体带通滤波器提供了开放式插槽,允许对组合的高性能 ADC (...)

用户指南: PDF | HTML
下载英文版本 (Rev.D): PDF | HTML
TI.com 上无现货
评估板

ADS4222EVM — ADS4222 评估模块

  • The ADS4222EVM is a circuit board that allows designers to evaluate the performance of Texas Instruments‘ ADS4222 device, an extremely low power dual channel 12-bit 65 MSPS analog to digital converter. The ADC features a configurable parallel DDR LVDS or CMOS outputs. The EVM provides a (...)
  • 用户指南: PDF
    TI.com 上无现货
    评估板

    ADS4225EVM — ADS4225 评估模块

    ADS4225EVM 是可让设计者评估德州仪器 (TI) ADS4225 器件(超低功耗 12 位 125MSPS 模数转换器)的电路板。ADC 具有可配置的并行 DDR LVDS 或 CMOS 输出。EVM 提供了可在各种时钟、输入和电源条件下测试 ADS4225 的灵活环境。

    ADS4225EVM 还包括德州仪器 (TI) 的新款 10 路输出低抖动时钟同步器和抖动消除器器件 - CDCE72010,它可用于驱动 ADS4225 的时钟输入。我们为外部 VCXO 和晶体带通滤波器提供了开放式插槽,允许对组合的高性能 ADC 与时钟电路(相当于最终的系统级解决方案)进行快速评估。此外,还为 (...)

    用户指南: PDF
    TI.com 上无现货
    评估板

    ADS4229EVM — ADS4229 评估模块

  • The ADS4229EVM is a circuit board that allows designers to evaluate the performance of Texas Instruments‘ ADS4229 device, an extremely low power dual channel 12-bit 250 MSPS analog to digital converter. The ADC features a configurable parallel DDR LVDS or CMOS outputs. The EVM provides a (...)
  • 用户指南: PDF
    TI.com 上无现货
    评估板

    ADS4242EVM — ADS4245 评估模块

    The ADS4242EVM is a circuit board that allows designers to evaluate the performance of Texas Instruments‘ ADS4242 device, an extremely low power dual channel 14-bit 65 MSPS analog to digital converter. The ADC features a configurable parallel DDR LVDS or CMOS outputs. The EVM provides a (...)

    用户指南: PDF
    TI.com 上无现货
    评估板

    ADS4245EVM — ADS4245 评估模块

    The ADS4245EVM is a circuit board that allows designers to evaluate the performance of Texas Instruments‘ ADS4245 device, an extremely low power dual channel 14-bit 125 MSPS analog to digital converter. The ADC features a configurable parallel DDR LVDS or CMOS outputs. The EVM provides a (...)

    用户指南: PDF
    TI.com 上无现货
    评估板

    ADS4249EVM — ADS4249 评估模块

    The ADS4249EVM is a circuit board that allows designers to evaluate the performance of Texas Instruments‘ ADS4249 device, an extremely low power dual channel 14-bit 250 MSPS analog to digital converter. The ADC features a configurable parallel DDR LVDS or CMOS outputs. The EVM provides a (...)

    用户指南: PDF
    TI.com 上无现货
    评估板

    ADS5482EVM — ADS5482 16 位 105MSPS 模数转换器评估模块

    ADS5482EVM 是能让设计者评估德州仪器 (TI) ADS5482 器件的电路板,该器件是一款具有 DDR LVDS 输出的 16 位 105MSPS ADC。借助提供的逻辑分析器输出板,可以使用 Agilent E5405A 或 Tektronix P6980 非接触式探针直接采集 ADC LVDS 输出。ADS5482EVM 还与 TI 的 TSW1400EVM 或 TSW1405EVM 高速 LVDS 评估和采集系统兼容,允许采集样本并将其传递到 PC,以进行快速分析和评估。

    ADS5482EVM 还包括德州仪器 (TI) 的新款 10 路输出低抖动时钟同步器和抖动消除器器件 - (...)

    用户指南: PDF
    TI.com 上无现货
    评估板

    ADS5484EVM — ADS5484 16 位 170MSPS 模数转换器评估模块

    ADS5484EVM 是能让设计者评估德州仪器 (TI) ADS5484 器件的电路板,具有 DDR LVDS 输出的 16 位 170 MSPS ADC。借助提供的逻辑分析器输出板,可以使用 Agilent E5405A 或 Tektronix P6980 非接触式探针直接采集 ADC LVDS 输出。

    ADS5484EVM 还与 TI 的 TSW1200EVM 高速 LVDS 评估和采集系统兼容,允许采集样片并将其传递到 PC,以进行快速分析和评估。ADS5484EVM 还包括德州仪器 (TI) 的新款 10 路输出低抖动时钟同步器和抖动消除器器件 - (...)

    用户指南: PDF
    TI.com 上无现货
    评估板

    ADS58C28EVM — ADS58C28 评估模块

    ADS58C28EVM 是能够让设计者评估德州仪器 (TI) ADS58C28 器件(采用 TI SNRBoost 技术的 11 位 200MSPS 双通道模数转换器)的电路板。ADC EVM 采用与 TI 的 TSW1200 数据采集卡兼容的 DDR LVDS 数据输出,以便快速评估。EVM 提供了可在各种时钟、输入和电源条件下测试 ADS58C28 的灵活环境。

    该评估模块针对转换器的四个输入都设计有背对背宽带非平衡转换器。这样就可以将大范围的单端输入信号输入任何 ADC 通道。ADS58C28EVM 还兼容 FMC-ADC-Adapter 和 HSMC-ADC-Bridge (...)

    用户指南: PDF
    TI.com 上无现货
    评估板

    AFE7222EVM — AFE7222 评估模块

    AFE7222EVM 是可让设计人员评估德州仪器 (TI) 的双通道 AFE7222(低功耗模拟前端混合信号收发器)性能的电路板。AFE7222 包含双通道 12 位 65MSPS ADC 和双通道 12 位 130MSPS DAC,以及 2x/4x 内插、/2 抽取、独立的 32 位 TX/RX 复频混频器、正交调制校正和辅助监控/控制 ADC/DAC。

    该 EVM 提供了可在各种时钟、数据输入和 IF 或射频输出条件下测试 AFE7222 的灵活环境。作为易于使用的完整射频发射解决方案,AFE7222EVM 包含用于为 AFE7222 计时的 CDCE72010 时钟发生器/抖动清除器以及 (...)

    用户指南: PDF
    TI.com 上无现货
    评估板

    AFE7225EVM — AFE7225 评估模块

    AFE7225EVM 是可让设计人员评估德州仪器 (TI) 的双通道 AFE7225(低功耗模拟前端混合信号收发器)性能的电路板。AFE7225 包含双通道 12 位 125MSPS ADC 和双通道 12 位 250MSPS DAC,以及 2x/4x 内插、/2 抽取、独立的 32 位 TX/RX 复频混频器、正交调制校正和辅助监控/控制 ADC/DAC。

    该 EVM 提供了可在各种时钟、数据输入和 IF 或射频输出条件下测试 AFE7225 的灵活环境。作为易于使用的完整射频发射解决方案,AFE7225EVM 包含用于为 AFE7225 计时的 CDCE72010 (...)

    用户指南: PDF
    TI.com 上无现货
    评估板

    DAC5688EVM — DAC5688 评估模块

    DAC5688EVM 是一块电路板,它允许设计人员评估具有宽带 LVDS 数据输入、集成 2x/4x/8x 内插滤波器、32 位 NCO 和内部参考电压的德州仪器 (TI) 双通道 16 位 800MSPS 数模转换器 (DAC)。EVM 提供了可在各种时钟、输入条件下测试 DAC5688 的灵活环境。

    它能与 TSW3100 配合使用以执行各种测试程序。TSW3100 生成了测试模式,该模式将通过单行速度可达 250MSPS 的双路 CMOS 端口被馈送至 DAC5688。DAC5688EVM 具有可使 TSW3100 板与 DAC5688 同步的可编程时钟芯片。

    用户指南: PDF
    TI.com 上无现货
    评估板

    TSW3085EVM — 宽带发送信号链评估板和参考设计

    TSW3085 评估模块为电路板,可允许系统设计人员借助 LMK04806B(美国国家半导体的正式产品)低噪声时钟发生器/抖动消除器,评估德州仪器 (TI) 发射信号链的总性能。作为易于使用的完整射频发射解决方案,TSW3085EVM 包含用于为 DAC3482 数模转换器 (DAC) 以及 TRF3705 计时的 LMK04806B,可将来自 DAC 的 I/Q 输出向上变频为射频载体。

    DAC3482 是双通道、超低功耗 16 位 1.25 GSPS DAC。

    TRF3705 是高性能复数射频调制器,输出范围为 300 MHz 至 4 GHz。

    LMK04806B (...)

    用户指南: PDF
    TI.com 上无现货
    评估模块 (EVM) 用 GUI

    SCAC100 CDCE72010EVM Control GUI

    支持的产品和硬件

    支持的产品和硬件

    产品
    时钟发生器
    CDCE72010 10 路输出低抖动时钟同步器和抖动消除器
    仿真模型

    CDCE72010b IBIS Model (Rev. A)

    SCAC103A.ZIP (60 KB) - IBIS Model
    计算工具

    SCAC104 CDCE72010 PLL Loop Filter Calculator

    支持的产品和硬件

    支持的产品和硬件

    产品
    时钟发生器
    CDCE72010 10 路输出低抖动时钟同步器和抖动消除器
    模拟工具

    PSPICE-FOR-TI — 适用于 TI 设计和模拟工具的 PSpice®

    PSpice® for TI 可提供帮助评估模拟电路功能的设计和仿真环境。此功能齐全的设计和仿真套件使用 Cadence® 的模拟分析引擎。PSpice for TI 可免费使用,包括业内超大的模型库之一,涵盖我们的模拟和电源产品系列以及精选的模拟行为模型。

    借助 PSpice for TI 的设计和仿真环境及其内置的模型库,您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案,然后再进行布局和制造,可缩短产品上市时间并降低开发成本。

    在 PSpice for TI 设计和仿真工具中,您可以搜索 TI (...)
    封装 引脚 下载
    VQFN (RGC) 64 查看选项

    订购和质量

    包含信息:
    • RoHS
    • REACH
    • 器件标识
    • 引脚镀层/焊球材料
    • MSL 等级/回流焊峰值温度
    • MTBF/时基故障估算
    • 材料成分
    • 鉴定摘要
    • 持续可靠性监测
    包含信息:
    • 制造厂地点
    • 封装厂地点

    推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。

    支持和培训

    视频