• Menu
  • Product
  • Email
  • PDF
  • Order now
  • 航天级 100krad 压控电流吸收器(0 - 200mA) 电路

    • ZHCAAR5 June   2021 DAC121S101QML-SP , LMP7704-SP , TPS7A4501-SP

       

  • CONTENTS
  • SEARCH
  • 航天级 100krad 压控电流吸收器(0 - 200mA) 电路
  1.   1
  2.   2
  3.   3
  4.   4
  5.   5
  6.   6
  7.   7
  8.   8
  9.   9
  10.   10
  11.   11
  12. 重要声明
search No matches found.
  • Full reading width
    • Full reading width
    • Comfortable reading width
    • Expanded reading width
  • Card for each section
  • Card with all content
APPLICATION BRIEF

航天级 100krad 压控电流吸收器(0 - 200mA) 电路

本资源的原文使用英文撰写。 为方便起见,TI 提供了译文;由于翻译过程中可能使用了自动化工具,TI 不保证译文的准确性。 为确认准确性,请务必访问 ti.com 参考最新的英文版本(控制文档)。

设计目标

参数设计目标
电源电压单电源 12V
DAC 输出范围0V–4.9V
电流吸收器控制电压 0mV–500mV
输出电流范围0mA–200mA
未校准精度

±2% (±4mA)

校准精度±1% (±2mA)
电离总剂量 (TID)100krad(Si)
单粒子闩锁 (SEL) 抗扰度85MeV·cm2/mg

设计说明

压控电流吸收器是很多电流控制型航空应用不可或缺的一部分。其最受欢迎的应用之一是电流可调的激光二极管驱动器,这种驱动器常用于激光通信系统(也称为光学星间链路 (OISL))。该电路也可以在其他应用看到,例如可能受益于激光二极管的LiDAR。它由三个主要元件组成:检测电阻器 (RSense)、N 沟道 MOSFET (Q1) 和控制 MOSFET 的运算放大器。

该电路的基本工作原理始于电流从电源(在这种情况下为 5V)流过负载。当电流流过负载时, RSense 上产生电压。运算放大器使用感应电压作为反馈并驱动其输出,直到感应电压等于 DAC 输出(同相输入)。在这种情况下,Q1 在线性区域内工作,并用作压控电阻。组件 Riso、CF 和 RF 用于补偿电路并确保稳定运行。

GUID-20210625-CA0I-DDD6-L9NP-GQKDBXNPMV9F-low.gif

设计说明

  • RSense使用高精度、低漂移电阻器。
  • 应考虑 RSense 额定功率,确保在所需的电流负载条件下不会发生故障。
  • 如果存在较大的电阻负载,可以使用单独的高压电源将电池驱动至负载。
  • 5V的LMP7704-SP 电源电压是根据美国国家航空航天局 (NASA) 在文件 EEE-INST-002(2008 年 4 月)中以及欧洲空间标准化合作组织 (ECSS) 在文件 ECSS-Q-ST-30-11C Rev.1(2011 年 10 月 4 日)中提供的降额规范选择的。这些文件规定线性 IC 的绝对最大电源电压分别降额至少 80% 和 90%。
  • 为确保正常运行,电源必须去耦。对于电源去耦,TI 建议将10nF至1µF的电容器放置在尽可能靠近运算放大器电源引脚的位置。对于所示的单电源配置,在V+和V–电源引脚之间放置一个电容器。旁路电容器的ESR必须小于0.1Ω。

设计步骤

元件选择

  1. 确定电流吸收器规格:
    • 所示电路的规格:
      • 输出电压范围(DAC 输出):0mV 至 500mV
      • 电阻负载:15Ω
      • 负载电流范围:0mA 至 200mA
      • 电流误差:±4mA
  2. 检测电阻选择 (RSense):
    • RSense 的选择归结于功耗与精度。
      • RSense 值越小,相同电流条件下产生的压降就越小,最终功耗也就越低。然而,由于 RSense 压降较小,可能需要使用更高精度的组件才能实现相同的容差。
      • 通过并联电阻器来分摊功率损耗,可以得到值更大的 RSense。
    • 在所示电路中,RSense 值是根据最大 DAC 输出电压 (VDACMax) 和最大负载电流 (IMax) 来选择的,具体如下所示:
      RSense=VDACMaxIMax
      RSense=2.5Ω=500mV200mA)
    • 本例中,每4mA负载电流2.5Ω RSense 就产生 10mV 的电压。因此,要满足所需的±4mA 目标电流误差规格,总电压误差应小于 10mV (2.5Ω × 4mA)。总电压误差包括运算放大器的偏移电压误差、运算放大器通过电阻器 RF 的输入偏置电流误差、DAC 输出误差和 RSense 电阻器误差。
      • 幸运的是,LMP7704-SP 具有出色的直流性能,其典型的偏移电压为±32µV,而典型的输入偏置电流为 ±0.2pA。误差部分的计算方式如下:
        Error mV=Vos+IB×RF×1000
        Error mV=0.032mV=±32uV+±0.2pA×1kΩ×1000
      • 如上所示,放大器的直流误差并不是 允许的10mV误差的重要影响因素。
      • 在许多情况下,大多数误差都来自于 RSense 容差、RSense 漂移以及 DAC偏移误差、增益误差和漂移。
      • 使用 DAC121S101QML-SP 达到路要求并维持辐射性能。
  3. 放大器选择 (U1A):
    • 放大器选择非常简单。从满足电流误差规格的角度来看,应考虑运算放大器的偏移电压及其输入偏置电流(如前面检测电阻选择 部分中所示)。
    • 运算放大器还应具有扩展至负电源轨(本例中为 GND)的输入共模电压范围,以支持 DAC 的低输出范围。然而,在以下两个条件中的一个或两个下进行选择时,存在一个隐藏标准。(1) MOSFET的阈值电压 (VGS(th))接近可用电源轨;(2) 系统的电阻负载接近电源轨可处理的最大负载。
    • 这个隐藏标准就是运算放大器的输出电压摆幅。查看电路,所选的 MOSFET Q1 在 TID 暴露的最大 VGS(th) 为4V,电路电源轨为 5V。在峰值电流时,MOSFET 的源极电压为 0.5V,这也是 通过RSense 的电压 (200mA × 2.5Ω)。在本例中,采用 5V 电源的运算放大器必须能够摆幅到至少 (V+) – 0.5V 或 4.5V 以达到 VGS(th)。同样地,在条件 (2)的情况下,运算放大器必须能够靠近正轨摆幅,以最大化可驱动的最大电阻负载。
    • 最大电阻负载计算如下(假定 Q1 上没有压降):
      RLoadMax=VCC-IMax×RSenseIMax
      RLoadMax=22.5Ω=5V-200mA×2.5Ω200mA)
  4. MOSFET 选择:
    • 确保 MOSFET VGS(th) 可以由运算放大器驱动,并且它可以处理预期负载电阻和最大电流的功率损耗:
      PQ1=VCC×IMax-IMax2×RLoad+RSense
      PQ1=0.3W=5V×200mA)-200mA2×15Ω+2.5Ω
  5. 电流吸收器控制电路
    GUID-20210625-CA0I-B0PW-G7GV-QWFXT6QGT3P7-low.gif
    • DAC121S101QML-SP 可以提供一种调节用于控制电流吸收器的电压的方法。
    • LM4050QML-SP 为 DAC 提供了 5.0V 基准电压。当 CREF = 60μF 时,LM4050QML-SP 不受 SET 的影响。
    • 由于 DAC121S101QML-SP 是一款 12 位 DAC,因此它可能会出现十几毫伏范围内的误差,这会是系统误差的主要来源。因此,当 最大DAC 工作电压为 4.9V 时,输出电压按比例缩小5/49。
    VDAC(max)=4.9V→VCTRL(max)=500mV→ILOAD(max)=200mA)
    • 降低电压也意味着由DAC121S101QML-SP 或 LM4050QML-SP 电压基准引入的任何误差也会减少 5/49倍。比率5/49 的使用使得可以选择标准 0.1% 电阻器值。给定标称电阻并考虑潜在的电阻值偏差条件下,电阻器会引入高达0.179735% 的误差。
    • 系统精度的一个关键考虑因素是 DAC 及其他器件引入的误差。该误差通常称为总不可调整误差 (TUE),其与作为电路主要误差源的控制电压 (VCTRL) 成比例。在该电路中,必须考虑以下误差源:
      • LM4050QML-SP 5.0V 电压基准:初始精度、温漂 (ΔVR/ΔT)
      • DAC121S101QML-SP DAC:零代码误差 (ZEC)、增益误差 (GE)、ZEC 漂移和 GE 漂移
      • 电阻器分压器(R1 和 R2)容差误差
      • LMP7704-SP:VOS、IOS 和 IBIAS
    • 在此电路中,计算 VCTRL TUE 时同时考虑了寿命起点 (BOL) 容差和温度容差。用平方根 (RSS) 表示所有源的附加误差。在TUE 计算中电压基准和 DAC 的误差影响按比例5/49缩放。
    DAC 数据表
    规格
    TUE
    T= 25°C
    数据表
    规格
    TUE
    ΔT = –55 至 125°C
    TUE + 增益校准
    ΔT = –55 至 125°C

    INL (V)

    2.75 LSB

    3.357E-3

    8.0 LSB

    9.766E-3

    9.766E-3

    DNL (V)

    0.21 LSB

    256.348E-6

    1.0 LSB

    1.221E-3

    1.221E-3

    ZCE (V)

    4mV

    4.000E-3

    10 mV

    10.000E-3

    10.000E-3

    ZCE 漂移 (V)

    -20µV/°C

    –3.6E-3

    –3.600E-3

    GE (V)

    -0.11%

    5.500E-3

    1.00%

    50.000E-3

    1.221E-3

    GE 漂移 (V)

    -1ppm/°C

    –900.0E-6

    –900.000E-6

    电压基准

    初始精度 (V)

    0.23%(IR<1mA 时)

    11.500E-3

    0.23%(IR<1mA 时)

    11.500E-3

    9.000E-6

    ΔVR/ΔT (V)

    34ppm/°C

    30.6E-3

    30.600E-3

    运算放大器

    VOS (V)

    ±37μV

    37.000E-6

    ±500μV

    500.000E-6

    500.000E-6

    IBIAS (A)

    ±200fA

    200.000E-12

    ±400pA

    400.000E-12

    400.000E-12

    IBIAS × R2 (V)

    300.000E-9

    600.000E-9

    600.000E-9

    VOSDrift (V)

    ±5μV/°C

    900.000E-6

    900.000E-6

    缩放电阻器

    电阻分压器

    898.674E-6

    898.674E-6

    898.674E-6

    VCTRL RSS TUE (mV)

    1.669E-3

    6.420E-3

    3.718E-3

    VCTRL RSS 误差 %

    0.334%

    1.284%

    0.744%

    • 第一次TUE 计算不包括温漂,精度小于1%。第二次TUE 计算考虑了ΔT = 180°C(–55 至 125°C)时的温度变化以及各数据表中提供的随温度变化的极大值和极小值。由于考虑了两个极限值以及温漂对某些规格的影响,第二次TUE 计算的 TUE小于2%。
    • 在上述计算中,误差主要为DAC 的增益误差 (GE) ,其随温度和辐射的变化可高达1.0%。GE在DAC 输出端处的误差高达50mV,如果按 5/49 比例缩小,误差则是 5.102mV。通过增益校准,可以减小此误差以及由电压基准初始精度引入的误差。通过增益校准,TUE降至3.718mV或VCTRL 的 0.759%。校准允许设计达到1.0% 的精度。
  6. 补偿元件选择:
    • 在频域中进行稳定性分析,并通过小信号瞬态阶跃响应验证电路稳定性。确保稳定性的标准是 AOL 曲线与 1/β 相交的 fcl(环路增益,AOLB = 0dB)处,最小相位裕度为 45 度,或接近率 (ROC) 为 20dB/十倍频程。
    • 以下开环交流仿真在输入处断环,并使用以下公式来绘制相关曲线:
    A)OL=Vo1β=VoVFBAOLβ=VFB
    • 下图显示了当 Riso、RF 和 CF 都为零(未包含在电路中)时该电路的开环交流响应。AOLB 相位裕度为 13.77°,这表时该电路只是略微稳定。
    • Cin 是 LMP7704-SP 的等效输入电容,是由于电感器 L1 中断 AOLB 与放大器输入电容之间的相互作用而增加的。

      GUID-20210625-CA0I-JMV3-ZWDP-WWP9PX2KGH8M-low.gif

    • 该交流仿真可通过小信号瞬态阶跃响应来验证。小信号瞬态阶跃响应表明电路建立时间长,振铃过多。因此,该电路极易受到振荡影响。

      GUID-20210625-CA0I-5ZZQ-H8RK-CWZJ5MPZXBMH-low.gif

    • 不稳定的原因是:运算放大器输出阻抗与 MOSFET 输入电容相互作用,并在 AOL 曲线中生成一个极点,导致 40dB/十倍频程的ROC。要补偿电路,首先要找出缓解该问题所需的隔离电阻器值 Riso。要找出 Riso ,需要知道两点:(1) AOL 为 20dB (f20dBAOL) 时的频率,上图中所示为 228.3kHz;(2) MOSFET 的输入电容,可通过数据表找到,数值为 9.11nF。然后,运用以下公式进行计算:
      Riso=12×π×f20dBAOL×Cload
      Riso=75Ω≈12×π×228.3kHz×9.11nF
    • 有关 Riso 和驱动容性负载的更多详细信息,请参阅 TI 精密实验室 - 运算放大器:稳定性 - 容性负载。
    • 添加 Riso 后,新开环交流响应如下所示。即使消除了 AOL 中的第二个极点,但是由于 Riso 的延迟和V-I 环路中 MOSFET 的输入电容导致 1/β 为零,电流仍然只是略微稳定。

      GUID-20210625-CA0I-BR6J-2WS6-WGGNMLLCZV6F-low.gif

    • 解决此问题的简单方法是在 1/β 中创建一个高频极点,并在较高频率下将 MOSFET 旁路。通过添加电容器 CF,放大器会在感兴趣的频率范围内返回到单位增益。通过查看1/β 零点的位置 (fz1/β)(上图中所示为 67.78kHz),计算出 CF 的值。然后,通过以下公式计算 CF 的值:
      CF=12×π×Riso×fz1β
    • 添加 CF 后,新开环交流响应如下所示:

      GUID-20210625-CA0I-LGHP-KJLJ-6WCV4DJPVVFH-low.gif

    • CF成功地在 1/β 中形成极点;然而,1/β 中存在峰值,这导致不稳定。当CF 与 MOSFET 的跨导发生相互作用时,也导致不稳定。该相互作用的影响就是放大器的两个反馈环路。本例中,两个反馈环路围绕谐振频率相互作用。添加较小值的 RF (10Ω) 可以隔离这两个反馈环路。当 RF 为 10Ω 时,电路在fcl处的相位裕度为70°;但是实际上,它仍然不稳定。下图显示了AOLB 中的快速相移和 1/β 中的峰值导致的不稳定情况。
      GUID-20210625-CA0I-LVTW-SJXW-LFRWLBQDM0Z5-low.gif
    • 这可以通过观察小信号瞬态阶跃响应得到证实,该小信号瞬态阶跃响应显示了小RF值 RF在约 170kHz 谐振频率处的振荡。

      GUID-20210625-CA0I-VJX0-P0GG-0KGRM7TD0XDN-low.gif

    • 稳定电路的最后一步是添加足够大的电阻 (RF) 来使 1/β 曲线变平,并将 CF 与 MOSFET 完全隔离。通过反复试验得到RF最终值,直到实现所需的小信号阶跃响应。通常,RF在1kΩ 到 10kΩ 范围内。最终的开环交流响应见交流仿真结果 部分。从之前的仿真可以看到,不同的 RF 值会产生不同的小信号阶跃响应。当 RF 值为零或很小时,会观察到振荡和过冲。RF 值为 1kΩ 时便足以提供所需的小信号阶跃响应。

设计仿真

瞬态仿真 – 小信号阶跃响应

下图显示了小信号瞬态阶跃响应具有极小的过冲,表明电路稳定且具有足够的相位裕度。


GUID-20210625-CA0I-71C7-ZVXC-JCXGHZS6XGSN-low.gif

顺从电压

下图显示了负载电阻变化时电路发生饱和的位置。最大支撑负载为 22.47Ω,与之前最大负载计算所预期的一样。

GUID-20210625-CA0I-NR7S-NFNJ-RMTC3TNDB1NG-low.gif

直流仿真结果

负载电流

下图展示了负载电流作为输入电压(DAC 输出电压)的函数。当输入电压从0mV 变为500mV 时,电流从0mA 这为200mA。这符合设计规格。


GUID-20210625-CA0I-DWGJ-72ZH-WJHS7KXCXFJ0-low.gif

交流仿真结果

稳定性

下图显示了该电路的开环、交流、增益和相位图。可以发现,相位裕度约为 62°。fcl (AOLB = 0dB) 时 AOL 与 1/β 间的接近率为 20dB/十倍频程。如前所述,组件 Riso、RF 和 CF 补偿电路并确保稳定性。有关更多详细信息,请参阅TI 精密实验室 - 运算放大器: 稳定性 - 简介。


GUID-20210625-CA0I-JXDS-NV0B-FFS43WPR34LK-low.gif

设计参考资料

  1. Sahu, K., and Leidecker, H. (2008年4月).EEE-INST-002: Instructions for EEE Parts Selection, Screening, Qualification, and Derating.资料来源:https://nepp.nasa.gov/DocUploads/FFB52B88-36AE-4378-A05B2C084B5EE2CC/EEE-INST-002_add1.pdf
  2. 欧洲空间标准化合作组织.(2011年10月).ECSS-Q-ST-30-11C Rev.1 – Derating – EEE components.资料来源:https://ecss.nl/standard/ecss-q-st-30-11c-rev-1-derating-eee-components-4-october-2011

设计特色运算放大器

LMP7704-SP
Vss2.7V 至 12V
VinCM轨到轨
Vout轨到轨
Vos±32µV
Iq2.9mA
Ib±0.2pA
UGBW2.5MHz
SR1V/µs
通道数4
电离总剂量 (TID)100krad(Si)
单粒子闩锁 (SEL) 抗扰度85MeV·cm2/mg
https://www.ti.com.cn/product/cn/LMP7704-SP

设计备选运算放大器

LM124AQML-SP
Vss3V 至 32V
Vos2mV
Ib45nA
UGBW1MHz
SR0.1V/µs
通道数4

电离总剂量 (TID)

100krad(Si)

SEL 抗扰度

SEL 抗扰度(双极工艺)

https://www.ti.com.cn/product/cn/LM124AQML-SP

重要声明和免责声明

TI 均以“原样”提供技术性及可靠性数据(包括数据表)、设计资源(包括参考设计)、应用或其他设计建议、网络工具、安全信息和其他资源,不保证其中不含任何瑕疵,且不做任何明示或暗示的担保,包括但不限于对适销性、适合某特定用途或不侵犯任何第三方知识产权的暗示担保。
所述资源可供专业开发人员应用TI 产品进行设计使用。您将对以下行为独自承担全部责任:(1) 针对您的应用选择合适的TI 产品;(2) 设计、验证并测试您的应用;(3) 确保您的应用满足相应标准以及任何其他安全、安保或其他要求。所述资源如有变更,恕不另行通知。TI 对您使用所述资源的授权仅限于开发资源所涉及TI 产品的相关应用。除此之外不得复制或展示所述资源,也不提供其它TI或任何第三方的知识产权授权许可。如因使用所述资源而产生任何索赔、赔偿、成本、损失及债务等,TI对此概不负责,并且您须赔偿由此对TI 及其代表造成的损害。
TI 所提供产品均受TI 的销售条款 (http://www.ti.com.cn/zh-cn/legal/termsofsale.html) 以及ti.com.cn上或随附TI产品提供的其他可适用条款的约束。TI提供所述资源并不扩展或以其他方式更改TI 针对TI 产品所发布的可适用的担保范围或担保免责声明。IMPORTANT NOTICE
邮寄地址:上海市浦东新区世纪大道 1568 号中建大厦 32 楼,邮政编码:200122
Copyright © 2021 德州仪器半导体技术(上海)有限公司
Texas Instruments

© Copyright 1995-2025 Texas Instruments Incorporated. All rights reserved.
Submit documentation feedback | IMPORTANT NOTICE | Trademarks | Privacy policy | Cookie policy | Terms of use | Terms of sale