ZHDZ012G December   2020  – June 2026 DRA829J , DRA829J-Q1 , DRA829V , DRA829V-Q1 , TDA4VM , TDA4VM-Q1

 

  1.   1
  2. 1受影响的模块
  3. 2命名规则、封装编号法和修订版本标识
    1. 2.1 器件和开发支持工具命名规则
    2. 2.2 支持的器件
    3. 2.3 封装编号法和修订版本标识
  4. 3器件版本 2.0/1.1/1.0 使用说明和公告
    1. 3.1 器件版本 2.0/1.1/1.0 使用说明
      1.      i2134
      2.      i2330
      3.      i2453
    2. 3.2 器件版本 2.0/1.1/1.0 公告
    3.     i2024
    4.     i2038
    5.     i2048
    6.     i2049
    7.     i2050
    8.     i2052
    9.     i2053
    10.     i2054
    11.     i2055
    12.     i2062
    13.     i2063
    14.     i2064
    15.     i2065
    16.     i2067
    17.     i2079
    18.     i2081
    19.     i2083
    20.     i2085
    21.     i2086
    22.     i2087
    23.     i2090
    24.     i2091
    25.     i2092
    26.     i2093
    27.     i2094
    28.     i2095
    29.     i2096
    30.     i2097
    31.     i2098
    32.     i2099
    33.     i2100
    34.     i2101
    35.     i2102
    36.     i2103
    37.     i2103
    38.     i2115
    39.     i2116
    40.     i2117
    41.     i2118
    42.     i2119
    43.     i2120
    44.     i2121
    45.     i2122
    46.     i2123
    47. 3.3 i2124
    48. 3.4 i2126
    49. 3.5 i2127
    50.     i2128
    51.     i2129
    52.     i2131
    53.     i2132
    54.     i2133
    55.     i2134
    56.     i2137
    57.     i2138
    58.     i2139
    59.     i2141
    60.     i2143
    61.     i2144
    62.     i2145
    63.     i2146
    64.     i2147
    65.     i2148
    66.     i2149
    67. 3.6 i2150
    68. 3.7 i2151
    69. 3.8 i2152
    70.     i2153
    71.     i2154
    72.     i2155
    73.     i2157
    74.     i2159
    75.     i2160
    76.     i2161
    77.     i2162
    78.     i2163
    79.     i2164
    80.     i2166
    81.     i2168
    82.     i2171
    83.     i2173
    84.     i2174
    85.     i2177
    86.     i2178
    87.     i2179
    88.     i2180
    89.     i2182
    90.     i2183
    91.     i2184
    92.     i2185
    93.     i2187
    94.     i2188
    95.     i2189
    96.     i2190
    97.     i2191
    98.     i2196
    99.     i2197
    100.     i2198
    101.     i2199
    102.     i2200
    103.     i2205
    104.     i2207
    105.     i2208
    106.     i2210
    107.     i2211
    108.     i2213
    109.     i2214
    110.     i2215
    111.     i2216
    112.     i2217
    113.     i2219
    114.     i2221
    115.     i2227
    116.     i2228
    117.     i2229
    118.     i2230
    119.     i2232
    120.     i2233
    121.     i2234
    122.     i2235
    123.     i2238
    124.     i2239
    125.     i2244
    126.     i2245
    127.     i2246
    128.     i2249
    129.     i2253
    130.     i2257
    131.     i2271
    132.     i2274
    133.     i2275
    134.     i2277
    135.     i2278
    136.     i2279
    137.     i2283
    138.     i2305
    139.     i2306
    140.     i2307
    141.     i2310
    142.     i2311
    143.     i2312
    144.     i2320
    145.     i2329
    146.     i2351
    147.     i2362
    148.     i2366
    149.     i2371
    150.     i2383
    151.     i2399
    152.     i2401
    153.     i2409
    154.     i2414
    155.     i2418
    156.     i2422
    157.     i2424
    158.     i2435
    159.     i2449
    160.     i2454
    161.     i2482
  5.   商标
  6.   修订历史记录

i2144

eMMC：VIO 电源时序

详细信息：

除非电源序列时序图另有说明，否则器件上电时序通常先使能较高的电压域，然后是较低的电压域。断电序列与禁用电压域的顺序相反。在器件电源时序期间，只要内核逻辑未通电，IO 信号就会保持在安全状态，并仅当内核逻辑运行后使能。如果在内核逻辑未运行时使能 IO 信号，可能会由于意外的电流路径导致功能和可靠性问题。eMMC 存储器连接到器件的 MCC0 8 位数据和控制信号，这些信号以 1.8V 电源资源供电的 VDDS_MMC0 数字电压域为基准。内核逻辑未通电时，MMC0 接口信号不会保持在安全状态。

此问题未导致任何已知的系统问题或故障。

如果未将 eMMC 存储器元件连接到器件，则由于在此类系统中未使用 MMC0 信号传输接口，因此仍可采用原始电源时序：上电期间先使能所有 1.8V 域，再使能 0.8V 内核域 (VDD_CORE)；断电期间先禁用 0.8V 内核域，再禁用 1.8V 域。将 VDDS_MMC0 与其他数字 1.8V 域分组到一个公共电源轨，并由 VDD_IO_1V8 电源轨从公共电源资源供电，是这些系统的有效配电 (PDN) 方案。

权变措施：

如果在连接到该器件的系统中使用 eMMC 存储器，请将以下硬件更改用于新的电路板设计：

  1. 采用新的电源序列：将 VDDS_MMC0 上电斜坡移至 VDD_CORE 之后发生，并将 VDDS_MMC0 断电斜坡移至 VDD_CORE 之前发生，以避免可能的长期功能和可靠性问题。
  2. 用于 PDN 的新电源资源（即低成本 LDO，如 TLV73318P-Q1）和电源轨 (VDD_MMC0_1V8) 可使电源时序与常见的 VDD_IO_1V8 电源轨不同。
  3. 采用可生成新 EN_MMC0_LDO 控制信号的 PMIC PN 以同步和移位电源时序。PMIC PN 因使用的 PDN 方案而有所不同，如下所示：
    1. 传统的硅前双 Leo PDN（不推荐用于新设计）将使用新 PN：TPS659411FXRWERQ1（X = 新 NVM ID，尚未定义）而不是原始 PN：TPS659411F0RWERQ1
    2. 峰值优化型双 Leo PDN 是推荐用于新设计的 PDN，可实现支持新控制信号的独立 MCU 域和主域。
    3. 对于支持新控制信号、结合了 MCU 域和主域的新设计，建议使用 Leo + Hera PDN。