ZHDZ012G December 2020 – June 2026 DRA829J , DRA829J-Q1 , DRA829V , DRA829V-Q1 , TDA4VM , TDA4VM-Q1
PCIe：TS1 数据包中的保留位处理不正确
根据 PCIe 规范，TS1 和 TS2 数据包中的保留位应由发送器置为 0，并被接收器忽略。但是，对于 Gen3/Gen4 操作，如果接收到符号 7 中的保留位 6 为 1，则 PCIe 控制器会使 TS1 数据包失效。
仅当除符号 7 位 6 置位外，满足以下两个条件时，才会发生此问题：
如果 PCI-SIG 未来添加了一项测试来检查保留位处理，则此问题可能会影响合规性。这预计不会导致链路训练问题，因为发送器应将保留位置为 0，且在 5.0 规范（包括 Gen5 操作）中，符号 7 位 6 仍保留。
无。