ZHDZ012G December 2020 – June 2026 DRA829J , DRA829J-Q1 , DRA829V , DRA829V-Q1 , TDA4VM , TDA4VM-Q1
DDR：进入和退出深度睡眠低功耗状态可能会导致 PHY 内部时钟失准
当 DDR PHY 进入深度睡眠低功耗状态时，在禁用和关断 PHY PLL 之前会有延迟。如果在 PHY PLL 禁用之前退出深度睡眠模式，PHY 内部时钟可能彼此错位，导致 PHY 内部出现时序故障。
如果通过向 DENALI_CTL_132 寄存器中的 LP_CMD 写入来使用软件启动的低功耗模式，则确保已确认进入低功耗模式时至少等待 160 个 DDR 时钟周期，然后再请求退出低功耗模式。另一个选项是采用以下权变措施。
如果使用 PSC 禁用 DDR 接口，则确保在已确认禁用 DDR 接口后至少等待 160 个 DDR 时钟周期，然后再发送启用该接口的请求。另一个选项是采用以下权变措施。
如果通过 DENALI_CTL_141 寄存器中的 LP_AUTO_ENTRY_EN 使用控制器的自动低功耗进入/退出机制，则采使用以下权变措施。
权变措施：确保 DDR PHY 没有进入深度睡眠低功耗状态。
通过将 DENALI_PHY_1318 寄存器中的 PHY_LP_WAKEUP[3:0]的值编程为大于 DDR 控制器寄存器中所有以下阈值的值来确保这一点。
LPI_CTRL_IDLE_WAKEUP_FN、LPI_PD_WAKEUP_FN、LPI_SR_SHORT_WAKEUP_FN、LPI_SR_LONG_WAKEUP_FN、LPI_SRPD_SHORT_WAKEUP_FN、LPI_SRPD_LONG_WAKEUP_FN、LPI_SR_LONG_MCCLK_GATE_WAKEUP_FN、LPI_SRPD_LONG_MCCLK_GATE_WAKEUP_FN 和 LPI_TIMER_WAKEUP_FN
其中，对于不同的频率设定点，FN = F0、F1 和 F2。