ZHDU098 April   2026

 

  1.   1
  2.   说明
  3.   开始使用
  4.   特性
  5.   应用
  6.   6
  7. 1评估模块概述
    1. 1.1 简介
    2. 1.2 套件内容
    3. 1.3 规格
    4. 1.4 器件信息
  8. 2硬件
    1. 2.1 接口
      1. 2.1.1 模拟输入
      2. 2.1.2 EVM 输出配置和说明
      3. 2.1.3 放大器输出
        1. 2.1.3.1 差分输出（差分）
        2. 2.1.3.2 具有内部基准的固定增益单端输出 (SE Int)
        3. 2.1.3.3 具有 VDD 基准的固定增益比例式输出 (R Int)
        4. 2.1.3.4 具有外部基准 (SE/R Ext) 的单端与比例式输出
      4. 2.1.4 调制器输出
        1. 2.1.4.1 内部时钟调制器 (Mod.Int.)
        2. 2.1.4.2 外部时钟调制器 (Mod.Ext.)
    2. 2.2 VDD 电源
    3. 2.3 EVM 操作
      1. 2.3.1 模拟输入
      2. 2.3.2 输出和 VDD 电源
      3. 2.3.3 测试程序
        1. 2.3.3.1 设备设置
        2. 2.3.3.2 过程
  9. 3硬件设计文件
    1. 3.1 原理图
    2. 3.2 PCB 布局
    3. 3.3 物料清单
  10. 4其他信息
    1. 4.1 商标
  11. 5相关文档

2.1.4.2 外部时钟调制器 (Mod.Ext.)

在使用具有调制器输出和外部时钟的器件时，J3 连接器可连接至该器件的 DOUT 和 CLKIN 引脚。组装无源器件 R12 和 C11 作为进入器件的时钟的低通输入滤波器。组装 R10 和 C12 作为 DOUT 上的低通滤波器。这些滤波器必须具有较高的截止频率，通常至少为时钟频率的 10 倍，主要用于稳定数字信号，并减少过冲和高频纹波。

VDD 和 GND 可通过 J2 端子块进行访问。C7、C8 和 C10 用作 VDD 的去耦电容器，有助于保持电源稳定。

用户可以使用示波器观察相对于 J2.3 (GND) 的 J3.3 (CLKIN) 和 J3.2 (DOUT) 上的差分输出信号。