1. 电阻分压和电容方案

   对于超过 200V 或 400V 的信号电压，很难找到同时具备高电压、低泄漏与高带宽特性的合适缓冲放大器。多数情况下会设计带并联电容的双电阻分压器，将高压转换成低压，以适配 ADC 输入范围。如果分压电阻与电容取值不太大且精度足够高，则该方案效果良好、电流泄漏相对较小、电路结构简单，且布局占用面积很小。图 2-5 所示为超高压检测阻容分压电路的仿真示例。该示例在 TINA-TI 仿真工具中绘制，仿真工具可从 TI.com 下载。

   图 2-5 RC 分压器检测仿真电路

   假设输入为 200V 阶跃信号，最大输出能力 200mA (R_internal=1KΩ)，电阻与电容为理想器件，且布局和走线不存在寄生参数。仿真结果显示各项特性表现理想，尤其是趋稳时间非常短（图 2-6）；但是，该电路存在 20uA 的电流泄漏，且转换输出精度不佳，原因是不同信号源的内部电阻存在差异。

   图 2-6 RC 分频器仿真结果

   如果考虑电容与布局非理想情况，假设 C1 总电容在 6pF 至 14pF 范围内变化，则可以观察到趋稳时间（图 2-7）存在差异，最大值接近 0.5ms；部分场景下过冲幅度很大，这意味着需要为 ADC 预留充足的输入裕量，同时会损失 ADC 分辨率。

   图 2-7 C1 多取值仿真

   C1 取值过小时，极易受到器件、布局以及空气带来的寄生参数影响。若要降低这种影响，可以按比例增大 C1 与 C2 的取值。假设 C1=100pF、C2=9.9nF，二者容差均为 5%（包含器件容差与布局寄生参数），C1 取值在 95pF 至 105pF 区间内变化，最大趋稳时间接近 5ms，如图图 2-8 所示。

   图 2-8 增大 C1、C2 并开展 C1 多值仿真

   通过上述仿真可以看出，阻容分压器检测方案或可适用于精密仪器研发，但每个通道均需进行细致微调。该方案并不适合 ATE 系统中数千通道的设计场景。

2. 隔离式缓冲器检测方法

   图 2-9 中所示为隔离式检测拓扑，“缓冲器”将成为隔离电路。

   图 2-9 隔离式缓冲器检测拓扑

   隔离式缓冲器电路接收输入信号时电流泄漏非常低，且输出具备强电流驱动能力。电路不受电容或布局寄生参数影响。唯一需要考虑的是，其占用的布设面积略大。图 2-10 所示为一个仿真电路。该电路中的 MOSFET 可承受 490V 电压范围，例如 ±245V 或 −100V 至 390V 信号转换场景。

   仿真结果表明（图 2-11），当输入由 −100V 跳变至 390V 时，趋稳时间约 5us，输出信号即可稳定。

   图 2-10 隔离式缓冲器仿真电路
   图 2-11 隔离式缓冲器趋稳时间

   如图 2-12 所示，启动信号为 0V 时，泄漏电流约 2.5pA。当输入由 0V 上升至 390V 后，经过约 10us，泄漏电流降至 10pA 以下；当输入由 390V 下降至 −100V 后，则需要约 12us，泄漏电流才会降至 10pA 以下。

   图 2-12 隔离缓冲器泄漏电流
3. 浮地信号链路方案

隔离式缓冲器检测方案虽可完成高压转换任务，但若要在高共模电压条件下检测微弱电流，CMRR 噪声会显著降低电流检测精度。另一问题是难以找到耐压等级非常高的 P-MOSFET。因此，当电压超过 1000V 或 3000V 时，浮地拓扑是更为合适的选择。图 2-13 展示了典型的浮地信号链路拓扑。

图 2-13 浮地信号链路

浮地信号链路方案将全部数字器件与信号链路置于高压侧，可使电流检测点的共模电压接近 0V，能够采用低压精密放大器对高输出电压做缓冲处理。TIDA-010962 采用此拓扑来实现四象限 VI 源。依托此拓扑，该方案可达到近 20ppm 的精度与高速测量性能。它还支持缓冲器模式，可用于外部高压测量，功能类似高压数字万用表。如需详细原理图与性能参数，可在 TI.com 搜索 TIDA-010962。