本节介绍了 EPI H/W 设计的通用指南，并讲解如何使用 Altium 更好地满足要求。用户可以参阅 TM4C EPI 参考设计文档 [12] 以获取工程文件。

AM13E230 硬件设计指南 [13] 中列出了有关 MCU H/W 设计的完整指南。应遵循以下 EPI 指南：

• 将目标器件（内存 IC 或 FPGA）靠近 MCU 放置，以保持迹线较短
• 使用 50Ω 单端迹线控制阻抗
• 通过在同一层路由信号组来更大限度地减少反射和串扰，并更大限度减少过孔/层切换
• 匹配以下迹线长度以减少时序偏移：
  • 数据总线：匹配范围在 ±25mil 以内
  • 地址和命令信号：匹配度在 ±25mil 以内
  • 控制信号：匹配范围为 ±25mil 至 ±50mil
  • 时钟信号：与最长数据迹线的匹配范围为 ±5mil 至 ±10mil
• 并行路由地址和命令信号
• 避免残桩并使布线尽可能笔直
• 考虑将数据线路和时钟线路的串联端接电阻器（22Ω 至 33Ω）靠近发送器放置

请注意，建议从 EPI 引脚到地址/数据之间采用单个布线，然后再到其他引脚，以尽量减少信号反射，如图 2-3 所示。

使用 Altium 更轻松地实现 H/W 设计：

• 地址和数据布线必须使用两个不同的网名称，以便用户能够利用长度调优来匹配布线长度。如果两者之间的网络名称当前相同（在电阻器之后），则很难在 Altium 中设置。建议在两者之间使用不同的迹线名称，并且当迹线在 AM13E23019 的 EPI 引脚处相遇时，用户可以使用电阻器将其短接在一起，也可以使用网带元件在引脚处将网络短接在一起。

用户可以在 Altium 中按照以下步骤使用布线匹配：

• 从顶部菜单转到“设计”>“规则”以打开 PCB 规则和约束编辑器。
• 展开高速类别并选择匹配的长度。
• 右键单击并选择新建规则以命名和配置规则。
• 在对象匹配范围下，选择要匹配的特定网、xSignal 或网类别。
• 在约束部分下，设置容差限制。这定义了组中最短和最长迹线之间允许的最大差值。
• 然后，用户可以在此容差组中将所有网组合在一起，并将容差限设置为 25mil。

此外，建议将电阻器放置在相应的 SDRAM 引脚附近，并使所有引脚与相应电阻器之间的距离保持一致，因此用户不需要对该部分布线进行布线匹配。