ZHDA133 April   2026 TAA5212 , TAA5412-Q1 , TAC5111 , TAC5111-Q1 , TAC5112 , TAC5112-Q1 , TAC5211 , TAC5212 , TAC5311-Q1 , TAC5312-Q1 , TAC5412-Q1 , TAD5112 , TAD5112-Q1 , TAD5212 , TAD5212-Q1

 

  1.   1
  2.   摘要
  3.   商标
  4. 1简介
  5. 2详细说明
    1. 2.1 共模容差模式
    2. 2.2 共模抑制
    3. 2.3 不同 CM_TOL 模式下的器件性能
  6. 3总结
  7. 4参考资料

2.1 共模容差模式

TAC5x1x/TAC5x1x-Q1 系列器件的输入 ADC 支持三种共模工作模式。通过配置寄存器 ADC_CHx_CFG0 中的 ADC_CHx_CM_TOL 字段选择此模式（x 为通道号）；IN1P/IN1M 对应 B0_P0_R80 [3:2]，IN2P/IN2M 对应 B0_P0_R85 [3:2]。这些寄存器字段说明详见表 2-1。

表 2-1 ADC 共模容差的寄存器设置
寄存器字段位置 (Book_Page_Register[MSB:LSB]) 寄存器字段名称 寄存器字段说明
B0_P0_R80[3:2] ADC_CH1_CM_TOL[1:0] ADC 通道 1 输入共模容差（适用于模拟输入）。
0d = 具有共模变化容差的交流耦合输入，对于差分配置，支持 100mVpp
1d = 具有共模变化容差的交流耦合/直流耦合输入，对于差分配置，支持 1Vpp
2d = 具有共模变化容差的交流耦合/直流耦合输入，支持轨到轨（电源到地）（高 CMRR 容差模式）
3d = 保留
B0_P0_R85[3:2] ADC_CH2_CM_TOL[1:0] ADC 通道 2 输入共模容差（适用于模拟输入）。
0d = 具有共模变化容差的交流耦合输入，对于差分配置，支持 100mVpp
1d = 具有共模变化容差的交流耦合/直流耦合输入，对于差分配置，支持 1Vpp
2d = 具有共模变化容差的交流耦合/直流耦合输入，支持轨到轨（电源到地）（高 CMRR 容差模式）
3d = 保留

同理，对于摘要中所列的 TAx5x42 硬件控制器件，可按照表 2-2 配置器件的 MD5-MD4 引脚，以设置共模容差。

表 2-2 TAx5x42 器件的模拟输入配置
MD5 MD4 模拟输入配置
低 (0) 低 (0) 差分输入；仅交流耦合
低 (0) 高 (1) 差分输入；具有高共模容差的交流或直流耦合
高 (1) 低 (0) INxP 上的单端输入；仅限交流耦合
高 (1) 高 (1) INxP 上的单端输入；具有高共模容差的交流或直流耦合